轉職熱搜工作

1. 熟悉內部稽核、內部控制、風險管理或資訊系統稽核基本方法，能將流程風險轉化為可測試的控制點與稽核程序。 2. 具備 IC 設計、半導體、電子產品研發或軟硬體開發流程之基本理解，了解從需求、設計、驗證、release 到量產維護之流程風險。 3. 熟悉研發流程常見控制，例如 design review、code review、branch protection、bug tracking、coverage review、waiver approval、release gate、tape-out sign-off 等。 4. 具備資料分析能力，能使用 SQL、Python、Excel Power Query、Power BI、Tableau 或其他資料分析工具進行資料清理、比對、例外偵測與視覺化。 5. 能理解並分析研發系統資料，例如 Git / GitLab / GitHub、Jira、bug tracking system、PLM、release system、IAM、HRIS、EDA / CAD flow log 或其他工程資料。 6. 具備權限管理與存取控制概念，理解 least privilege、JML access control、privileged account review、terminated user access removal、role-based access control 等控制。 7. 了解資訊安全與資料保護基本概念，包括 DLP、USB / cloud storage control、source code protection、sensitive data classification、audit trail、log review 等。 8. 了解智慧財產權與研發資料保護風險，例如 High Sensitive IP、third-party IP、open source software、SBOM、EDA / PDK / Foundry data、NDA data、export control 等。 9. 具備流程訪談與跨部門溝通能力，能與 RD、IT、資安、資料治理、法務、專案管理及流程 Owner 討論風險、控制、資料來源與改善方案。 10. 具備將業務問題轉換為資料規則的能力，例如將「未完成 code review 即 release」轉換為 commit、PR、approval、release tag 之間的資料比對邏輯。 11. 對 AI、Agent、RPA 或自動化稽核工具有興趣或實務經驗，能協助規劃 Audit Agent 的測試規則、資料需求、輸出格式與人工覆核流程。 12. 具備良好文件撰寫能力，能撰寫稽核底稿、流程圖、風險控制矩陣、缺失描述、根本原因分析、改善建議與管理階層報告。 13. 具備獨立思考、問題分析與專案管理能力，能同時處理多項稽核任務、資料分析需求、缺失追蹤與跨單位溝通。 14. 具備高度職業道德、保密意識與風險敏感度，能審慎處理研發機密、客戶資料、IP 資料、權限資料與稽核發現。

1. 優化相機、影音播放與編輯等多媒體架構，最大化系統效能與使用者體驗。 2. 分析 SoC 效能瓶頸並執行系統調優，提出軟硬體架構優化策略。 3. 建立 SoC 異質運算（CPU/GPU/ISP/NPU）系統模型，探索並驗證最佳化方案。 4. 提供效能分析報告，向決策團隊提出技術發展與架構演進方向。

1.熟悉計算機架構與作業系統，具備Linux/Android系統相關知識者尤佳。 2.熟悉Python、C/C++。 3.具備系統效能分析或低功耗系統開發經驗者佳。 4.喜愛電腦/手機遊戲，對於遊玩體驗最佳化有高度興趣，樂於接受挑戰，具備自我驅動力及責任感，並勇於學習不同領域的知識。 5.具備良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在各團隊間有效合作。

1. 先進SoC晶片設計整合 2. 先進製程 IC 設計實現與技術開發 3. 關鍵 IP RTL-2-GDS 技術開發

1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation

28nm及以下先進製程(含FinFET) IO電路和ESD防護設計, 工作內容包含 (1) GPIO電路設計(包含ESD/LU防護) (2) 特殊應用IO (SD3.0/SIM card/eMMC等)電路設計(包含ESD/L防護) (3) 高速IO和特殊應用IO在事業部專案上展開和執行 - Advance node (28nm and beyond, including FetFET) IO circuitry and ESD protection design covering fields for (a) General purpose IO circuit design (with ESD/LU protection) (b) Specialty IO (SD3.0/SIM card/eMMC etc.) circuit design (with ESD/LU protection) (c) Project related implementation for high speed/specialty IO Interface - High speed IO, specialty IO circuit design, ESD protection circuit design and simulation. Work with project leader, layout, packaging and system engineers to meet design and system specifications. Work with IO library modeling, characterization teams closely for IP release.

1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation

1. Interpret customers’ functional safety requirements 2. Derive functional and technical safety concepts from functional safety requirements 3. Develop and review the safety IP design 4. Communicate and coordinate safety designs with IP teams 5. Perform system safety analysis (ex: FMEDA)

1. Package design and planning of various product. 2. Design & layout of BGA substrate. 3. Co-work with package houses for package design 4. Development of advanced package technology. 5. Package design platform development.

1. 屬於DE部門 2. 支援 WiFi/BT, 手機與 ARM computing等產品晶片開發計畫的FPGA與Emulation驗證工作與驗證技術開發 3. 主要為獨立貢獻者； 長期可依照潛力培養團隊領導能力，並有機會與全球科技產品的領導廠商有直接溝通合作的機會，可藉此培養個人與跨國的領導企業一起合作技術開發的能力。 4. 工作目標如下: a) 支援計畫功能與系統驗證與除錯 b) 規劃及協調驗證資源、項目及時程 c) 改善和加速multi-FPGA與Emulator工作流程 d) 增進FPGA與Emulator驗證效能 e) 研發SoC系統電路分析工具