轉職熱搜工作

我們正在招募一位熟悉生成式AI技術且擅長前端數位設計的工程師。本職缺專注於運用前沿商業或開源 LLM，於RTL設計、RTL優化、simulation testbench生成、formal testbench 生成等數位設計流程，開發提升設計自動化與效率之 AI 演算法。您將與RTL設計工程師、DV驗證工程師與AI專家合作，共同推動數位設計智能化。另外, 您也會研讀期刊,開發並評估效果, 並撰寫技術文件,專利或paper投稿.

1. AI 處理器系統架構/微架構設計 2. AI 處理器系統 BUS 與 memory, power/clock/reset 控制電路及其周邊相關電路設計 3. 車用安全性相關設計

1. ARM CPU subsystem platform design & integration 2. CPU post-silicon issue resolving

1. CPU system design and performance analysis 2. System bus architecture and integration 3. IP and system verification

1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 2. 與設計驗證團隊合作，確保功能性 3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等）

1. Design and RTL implementation of SoC debug modules 2. Integration and verification of debug components (e.g., trace, monitor, access port) 3. Debug signal capture, trace, and analysis for SoC platforms 4. BUS topology and debug mechanism circuit design 5. Support SoC debug flow and issue localization 6. Collaborate with cross-functional teams to optimize debug performance 7. Documentation and test specification for SoC debug features

1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 2. 改進模擬模型，識別並針對SoC最佳化領域。 3. 實施策略，提升車載SoC的性能和效率。 4. 自動化評估流程，實現持續的SoC最佳化。 5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。

1. SoC 上的 MEMSYS 架構設計與 RTL 實現 2. SoC MEMSYS 平台設計（高速、高效率、低功耗、測試） 3. SoC MEMSYS IP 整合（前端 RTL 和設計約束整合、設計流程品質控制、實體時序分析、專案整合任務協調）