轉職熱搜工作

職責要求 1. 真空產品維修、分析儀器設備等維護 / 拆裝 / 故障排除。 2. 提供客戶技術支援、產品教育訓練。 3. 產品類型：半導體真空相關產品、離子源、ThermoStream 等儀器。 4. 涉足領域：半導體公司、太陽能光電/光學業、IC 設計公司、Transciever 製造廠、學術研究單位..等等。 任職資格 1. 英文精通

職責要求 1、了解並熟悉公司各產品線之IC規格及特性 2、能夠在Hardware 及 Firmware 上提供客户的協助 3、協助客戶一同解決設計上的問題及售後問題的協助解決 4、與各供應商的AE or FAE交流、學習供應商新IC的技術 5、為公司的PM、Sales技術上的顧問、一同贏得客戶新案子的採用 任職資格 擅長工具： Circuit Design / CPLD / FPGA / Python / C++ 如有以下技能、優先錄用: 1、熟悉PCIeI.C.在伺服器及交換機系統的應用 2、了解高速 SerdesIC在不同產業的應用 3、懂軟體結構跟程式語言C,Python 是加分項目

職責要求 1. 轉換客戶需求為韌體設計規格，對應客戶設計檢討。 2. 韌體系統架構設計與驅動IC選型能力。 3. 具備 LIN 、CAN bus韌體開發經驗。 3. 具備跨部門設計溝通能力。 4. 具備儀器使用能力，如示波器、邏輯分析儀、CAN、LIN...等。 5. 各類車載MCU(16bit、32bit)韌體獨立開發經驗至少3年，具備RTOS能力尤佳。 6. 配合公司項目流程，撰寫韌體設計文件。 7. 韌體測試規劃與產品功能驗證。 任職資格 1.具備 ASPICE, Autostr設計經驗者為佳

職責要求 1. Analog Circuit Design 2. PLL/DLL、ADC/DAC、DC-DC Converter、LDO、Charge Pump IPs, etc 任職資格 1. 具備OPAmp or SAR ADC or PLL or PMIC電路設計者佳 2. 具備量產的實際經驗者佳 3. 熟悉Cadence/Synopsys EDA tool 4. 歡迎積極主動、具備責任感、喜愛創新及團隊合作的人才加入 5. 學歷 : 大學以上

職責要求 1. Frontend IC substrate design including the SIP/SOP/RF/System package by using Cadence APD or PCBs Allegro 2. Manufacturing backend Validation with CAM350 features alignment and design discrepancy comparison. 3. Mechanical drawing for manufacturing process with AutoCAD. 4. Customers TV/DUT design integration and collaboration. 5. Impedance simulation and measurement for transmission line. 任職資格 1. 大學以上 2. 學過阻抗模擬與量測或使用Cadence Allegro/APD, OrCad,Altium, powerPCB, Protel尤佳

職責要求 - RTL/Logic Integration and Verification - Develop Timing Constraints for RTL-Synthesis and PrimeTime-STA for the blocks and the top level including SOC. - Use cdc tool to check RTL/SDC quality - Hands-on experience on post-silicon debug 任職資格 - Knowledge and design experience of digital flows & FPGA validations - One of the Key Serdes protocol (PCIe, SATA, USB, VBO, MIPI etc.) - Knowledge and design experience of PCS

Job Responsibilities • Work closely with circuit designers to complete the physical layout and its verification across different country •Receive a schematic from an Analog IC Designer and use a CAD tool to graphically design the layers of that schematic. •Use problem solving & strong communication skills, , experience, and creativity to layout circuits that meet size, schedule, and performance specifications • Run physical design verification tools to debug, improve, and verify layout blocks. • Ability to work independently & Collaborate with team members on continuous improvement opportunities in the flow, layout techniques, and design methodologies. •Each project can last from a couple months to a year and a half. •You will likely work on just one project in that time, but may be asked to switch to something else if priorities change. • Fluent in English is a plus Job Requirement •Bachelor‘s degree in Computer Science, Electrical Engineering or related fields with 3~5 years layout experience •Including at 1~2 years in FINFET process node. 5nm/3nm is preferable •Or 5+ years experience in IC layout design, especially ≥2 years in FINFET process node. 5nm/3nm is preferable • Full-custom circuit layout/verification. Experience in one or more of the following area is preferable • Mixed signal/analog/high speed layout, e.g. SerDes, ADC/DAC, PLL, etc •Familiar with Cadence Virtuoso environment and various industry physical verification tools (DRC,LVS, etc) •Proficient at debugging/fixing LVS/DRC errors •Experience with EMIR analysis, ESD, antenna and related layout solutions •Must have strong communication skills and be a team player

該公司是超高畫質影音壓縮與影像處理半導體的解決方案領導廠。公司綜合視頻與影像的專業知識、計算與軟體的處理器設計能力提供技術平台，可跨多個應用，並可快速與有效的產品開發。公司的解決方案克應用於穿戴式運動攝影機、汽車售後攝影機、專業與消費者使用的網路安全攝影機及無人機駕駛領域，並在基礎建設市場中管理網路攝影機的視頻流量、廣播編碼與轉碼，及視頻傳輸。 ✦ 美商公司薪資優於業界 ✦ 全方位、持續的職能培訓與激勵 ✦ 公開透明的調薪與轉正管道 ✦ Job Responsibilities: 1. 分析影像目標物，繪製圖形標示。 2. 閱讀大量規則，繪製目標圖示(框目標物)，工作著重邏輯思考與理解能力，且要勇於主動問問題。 ✦ 薪資結構：$29,000+績效獎金(0-$33,000元/月) ✦ 福利： 1. 期滿獎金2個月 2. 員工團體保險，給予你最多的保護 3. 內部各式活動：如員工聚會、部門聚餐等...