轉職熱搜工作

1. 協助新產品之研究、開發與測試驗證。 2. 執行產品性能分析、問題排除及改善方案評估。 3. 跨部門協調與專案執行。 4. 配合公司培訓計畫，逐步提升產品研發與管理能力。 培訓與發展 1. 完整的教育訓練與導師制度。 2. 產品研發專業技能培養。 3. 專案執行與跨部門溝通能力養成。 4. 未來可晉升為產品開發計劃經理、產品開發專案經理、研發主任工程師或技術管理職位。

(1)按照專案時程，規劃研發單位間設計資料傳遞計畫及跟催。 (2)協助聯繫公司各部門需求，協助按公司規範確保產品符合客戶需求。 『具工作經驗者，薪資另議』

此職務為擴編人力，工作內容為: 用於IC 測試之溫控解決方案研發，包含以下 1. DLC (Direct Liquid Cooling) 系統設計開發 2. 相變化冷卻系統設計開發 3. CFD 模擬分析與測試驗證 4. LabVIEW 軟體模組開發驗證

負責半導體IC測試機台的功能開發設計及驗證，並將產品導入量產 1.數位硬體電路與FPGA設計 2.HDL coding(VHDL / Verilog) 3.電路圖繪製OrCAD 4.測試程式撰寫 5.產品量產技術移轉

1. AFE（Analog Front End）設計 • 超低電流量測（nA ~ pA） • 高阻抗電化學感測前端 • Chopper Amplifier / Low-noise TIA • 1/f noise 抑制設計 2. 超低功耗系統設計 • Battery life ≥ 14 天 • Duty cycling / sleep control • 超低功耗 MCU / SoC 選型 3. 訊號鏈整合 • ADC 架構選擇（ΔΣ 常見） • 電源完整性（PSRR、LDO noise） • EMI / ESD 設計（穿戴式痛點）

1. 新產品開發設計驗證、除錯及測試分析。 2. 電子電路設計驗證分析，協助解決電路設計上的問題。 3. 跨部門合作、鑑定、確認及解決相關研發的問題。 [如具相關工作經驗, 薪資另議]

CAD1部｜DRC / LVS / LPE 工程師 一、部門簡介 CAD1部主要負責 IC 設計流程中的實體驗證與寄生參數萃取環境建置，涵蓋 DRC、LVS、LPE 等核心 CAD 技術，支援先進製程、記憶體產品、客製化 layout 驗證、rule deck 開發、PDK 對接與自動化流程建置。 本職務需與 TD、Layout、Circuit design、ME、Foundry/外部合作單位密切合作，確保設計規則、驗證流程與實際 layout 結果一致，提升設計品質、驗證效率與 tape-out 穩定度。目前工作也延伸至 3DIC、multi-die、HBM、hybrid bonding 等新型封裝與多晶片整合相關 CAD 挑戰。 二、主要工作內容 1. DRC Rule Deck 開發與維護 依據製程 Design Manual / Rule Spec / ESD 撰寫與維護 DRC deck。 將製程規則轉換為可驗證的 Calibre rule command。 建立 test case、驗證golden layout、regression flow，確認 rule deck 正確性。 分析 false error、missing check、corner case，持續提升 deck 品質。 2. LVS 驗證流程建置與除錯 維護 ICV LVS rule deck、device recognition、connectivity extraction 與 netlist comparison flow。 協助 layout / circuit design team 分析 LVS mismatch、short/open、device parameter mismatch 等問題。 釐清問題來源為 layout、schematic、rule deck、device definition 或 flow setting。 3. LPE / PEX 寄生參數萃取支援 建置與維護寄生參數萃取流程，如 RC extraction、net mapping、device mapping、post-layout simulation support。 協助分析 LPE 結果與 circuit simulation 間的差異。 支援先進製程、記憶體 array、custom circuit、high-speed interface 等 layout extraction 需求。 4. CAD Flow 與自動化開發 使用 Tcl、Python、Shell 等工具開發layout自動化流程。 建立 runset、command file、log parser、report generator、QA regression flow。 改善 DRC/LVS/LPE runtime、debug efficiency 與 release quality。 5. PDK / Foundry / 內部流程整合 驗證 PDK、rule deck、tech file、layer map、device map、constraint file 的完整性與一致性。 協助導入新製程、新工具版本、新 OS 環境與新 CAD flow。 支援內部使用者問題排查、教育訓練與文件化。 6. 跨部門技術溝通與問題解決 與 TD 確認 rule intent，避免規則認知差異造成誤抓或漏抓。 與 Layout team 合作分析 verification error，提供 debug 建議。 與 Circuit design team 釐清 LPE、LVS、sign-off 相關議題。 參與新 node、新產品、新平台的 CAD 支援規劃。 三、必要條件 電機、電子、資工、物理、工程科學或相關理工科系畢業。 熟悉 IC layout 基本概念，如 layer、polygon、net、device、cell hierarchy、GDS/OASIS。 具備 DRC、LVS、LPE/PEX 任一領域經驗。 熟悉 Linux/Unix 操作環境。 具備基本 script 開發能力，例如 Tcl、Python、Perl、Shell。 具備良好的問題分析能力，能從 log、layout、rule deck、netlist 中定位問題。 能閱讀英文技術文件、tool manual、design rule document。 具備跨部門溝通能力，能將技術問題整理成清楚的說明與改善方案。 四、加分條件 熟悉 Siemens Calibre DRC/LVS/xRC、Synopsys StarRC、IC Validator 或相關 EDA tool。 具備 SVRF、TVF、PEX rule、device extraction rule 撰寫經驗。 有 memory、DRAM、analog、custom layout 或先進製程支援經驗。 熟悉 PDK release、CAD flow release、regression test、QA methodology。 具備 GDS/OASIS data processing、layout auto generation、pattern generation 經驗。 有 DRC/LVS/LPE runtime improvement 或 large-scale layout debug 經驗。 有 2.5D/3DIC、TSV、hybrid bonding、HBM、multi-die verification 經驗尤佳。 具備良好的文件撰寫能力，能建立 guideline、debug note、training material。 五、適合的人格特質 喜歡分析複雜問題，能耐心追查 root cause。 對 IC layout、EDA tool、CAD flow 有興趣。 做事細心，重視驗證品質與 release 正確性。 願意與不同單位溝通，能把模糊需求轉成可執行規格。 喜歡透過自動化改善重複性工作。 面對新製程、新工具、新技術時，願意持續學習與建立方法論。 六、職務發展方向 此職位未來可往以下方向發展： DRC / LVS / LPE sign-off flow owner Rule deck / PDK methodology owner CAD automation / verification platform developer Advanced node / 3DIC / HBM CAD solution owner CAD project lead / technical lead

1.建置、維護IC設計流程 (CAD/Frontend /Backend/Layout Flow)。 2.管理並優化EDA工具與授權 。 3.協助開發內部自動化工具與設計平台。 4.支援前後端設計團隊處理工具、流程與驗證相關問題。 5.規劃與撰寫流程操作文件，提供內部技術支援。 『具工作經驗者，薪資另議』

FPGA有兩個研究方向。將依應徵者專長及興趣，發展特定主軸。 1.金融交易系統研究：設計低延遲的高頻交易系統 2.AXI4/HBM/DDR/PCIe等高速介面整合應用

1.設備整體規劃與機構設計： 主導自動化設備（尤以半導體、高精密量測設備、IC傳輸機構為優）的架構規劃、規格制定與細部機構設計。 執行精密機構設計（如：垂直升降/水平縮回機構、浮動結構、真空吸附系統等），並進行嚴謹的公差分析（Tolerance Analysis）。 數位優化與 AI 工具應用： 導入並利用 AI 輔助設計工具（如 Generative Design 創成式設計、AI 腳本編寫、參數化建模優化等），加速產品開發週期。 運用數位化工具進行技術文件管理、設計邏輯推導或跨團隊技術溝通。 工程模擬與分析驗證： 負責結構靜力學/動力學模擬分析（FEA），確保設備結構剛性，並預測/計算設備組件的平均故障間隔時間（MTBF）。 2. 實驗與驗證 (V&V)： 設計實驗以獲取物理數據，並將模擬結果與實際測試（如熱感測、應變計量測、震動台測試）進行比對與校對。 研發流程優化： 開發自動化腳本（Python/MATLAB）以串接 CAD/CAE 流程，提升模擬迭代效率。