轉職熱搜工作
您正在找IC設計工程師的工作,共計553筆職缺在等你,馬上去應徵吧!
-
數位硬體工程師/SS640(竹科)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘負責半導體IC測試機台的功能開發設計及驗證,並將產品導入量產 1.數位硬體電路與FPGA設計 2.HDL coding(VHDL / Verilog) 3.電路圖繪製OrCAD 4.測試程式撰寫 5.產品量產技術移轉展開 -
類比硬體工程師/PE6F0(林口)
面議(經常性薪資達4萬元或以上) 40000元 桃園市龜山區 工作經歷不拘此職務為負責直流電源/負載產品電路設計開發及驗證的研發人員。 您將使用模擬軟體(SPICE、MATLAB等等..)來設計電路並利用測試儀器來進行電路驗證,所開發的精密量測儀器將讓我們一同為電源測試儀器寫下歷史的紀錄。 歡迎對以下類型電路有經驗或有興趣者投遞履歷,邀請您一同加入致茂大家庭!!! 1.精密量測線路 2.電源電路(DC/DC,AC/DC) 3.線性電路展開 -
115年度研發替代役-工研院機械所-類比功率電機工程師(K300)
面議(經常性薪資達4萬元或以上) 40000元 新竹縣竹東鎮 工作經歷不拘1.類比電路及晶片控制開發、測試。 2.功率元件驅動發及測試。 -
數位IC設計工程師 (數位相機/影像處理器)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗負責設計並優化數位相機及影像信號處理領域之IC,與演算法團隊協作,共同開發領先業界的影像處理解決方案,應用於智慧型手機、平板、車用及家庭娛樂等高成長市場。 工作職責 : - 與演算法工程師協作,設計高效能影像信號處理(ISP)/電腦視覺(CV)電路 - 提供優化硬體方案,達成IC設計「黃金三角」:最小矽面積、極低功耗、最佳影像品質 - 負責RTL設計、模擬、驗證、邏輯合成與整合流程 - 參與專案系統架構與技術研討,提出創新設計方案 - 支援產品跨部門整合及技術溝通展開 -
【PDE】Substrate基板設計工程師(Cadence)
月薪 37000~100000元 桃園市中壢區 3~4年工作經驗1. Substrate線路佈局與設計。 2. 熟悉 Cadence Allegro APD軟體操作 。 3. 負責設計產品 : 智慧型手機 (國際品牌一線大廠)、可移動穿戴式裝置 (Smart galss / Smart watch)、大尺寸液晶螢幕電視、與最先進的3C產品。展開 -
-
射頻IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘The candidate will design, supervise layout, help characterize transceiver front-end circuits for WiFi and Bluetooth production.展開 -
多媒體IC設計工程師_Display
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. 顯示子系統設計(架構, RTL和整合) 2. 顯示模組IP設計 3. 顯示界面設計 (如. MIPI-DSI) 4. 低功耗顯示設計 5. 顯示系統優化 (PPA, ecosystem SOC/DDIC/LCM) 6. 顯示技術開發 (手機, 車用, 智能眼鏡等) 1. Familiar with IC Digital Design, RTL Coding and Integration Flow 2. Better to have Multimedia or Display Related Experience 3. Better to have Low Power Design Experience 4. Better to have Integration Experience 5. Better to have Display Eco-system Experience展開 -
射頻IC設計驗證工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘The candidate will conduct functional verification of the RF transceiver circuit design at various stages—from individual circuit blocks to the complete system operation—using behavioral models during the design process.展開 -
GPU IC設計及IP開發工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. Familiar with chip digital design flow, including RTL integration, simulation, STA, power analysis 2. Basic knowledge of analog design 3. Mixed signal design experience is a plus. 4. SoC architecture exploration and performance analysis experience is plus. 5. Post-silicon mass production experience ((Ex: DFT, CP, FT)) is a plus. 1 . 熟悉數位IC整合流程, 包含RTL, 模擬, 時序分析, 功耗分析, 2 . 具類比IC設計的基本知識 3. 混和訊號IC設計經驗是加分項 4 . 系統架構分析經驗是加分項 5 . 具IC量產相關經驗(Ex: DFT, CP, FT)是加分項展開
