轉職熱搜工作

工作項目： 1. FinFET製程記憶體設計開發。 2. 客製化記憶體設計開發。 3. 支援記憶體智財量產性能,良率提升。 應徵條件： 1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 3. 具3年以上下列經驗之一者為佳 (1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 (2) 熟稔並執行過 SRAM/CAM電路開發工作。 (3) 具 FinFET電路設計與佈局設計經驗。

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作項目： 1. SoC Bus Acrchitecture planning 2. DDR controller efficiency analysis 3. System bandwidth estimation/analysis and profiling 4. SoC performance emulation. 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業者 2. 熟悉 Verilog 3. 具3年以上下列相關經驗者佳： (1) 熟悉 SoC bus architecture (2) 熟悉 DDR protocol 以及utilization improvement (3) 有系統效能分析與 memory bandwidth 的經驗 (4) 具有 Zebu或類似之 emulator 整合與驗證經驗

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl

工作項目： WLAN/LTE通訊系統設計、IC設計、系統驗證、客戶端問題追查 (WLAN/LTE PHY-related Algorithm, System Design and Verification) 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主 2. 具備2年以上通訊系統設計或IC設計相關經驗者為佳。 (MD1840048)(MD1440012)

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。

1. 數位設計電路開發與維護。 2. SoC系統設計電路開發與維護。 3. 數位設計與晶片系統設計技術諮詢。 4. 其它主管交辦事項。

工作項目: 1. 無線通訊產品IC量產規劃，CP probe card and FT load board design，測項驗證開發/debug 2. 無線通訊產品相關QA board/測試轉板等PCB design、PowerSI simulation 3. PCIe/USB/DDR/Ethernt/MIPI/SWR/LDO等電氣相關訊號量測及debug 4. Reliability: HAST/PTC/HTOL/ELFR 應徵條件: 1. 碩士以上電機工程、電信工程、電控工程、電子工程、自動控制、通訊工程等相關科系畢業為主 2. Tool: 熟悉Orcad、PADS、Allegro、PowerSI 3. 儀器: 熟悉電表、示波器、電流計 4. 焊接: 熟悉烙鐵/熱風槍rework 5. 具3年以上經驗, 以下條件多者尤佳: (a) 無線通訊IC design產業硬體相關經驗. (b) SI/PI simulation, basic check and analysis (c) 車用量產規劃及AEC-Q100驗證 6. 能獨立思考、主動積極於解決問題且負責任 7. 個性積極，能融入團隊者佳

徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。