轉職熱搜工作

【本職缺僅接受台積電官方網站投遞】 請至台積電官方網站投遞個人履歷表，此職缺履歷登錄網址: https://careers.tsmc.com/careers/JobDetail?jobId=5382&source=1111 台積公司成立於1987年，率先開創了專業積體電路製造服務之商業模式，自此成為世界領先的專業積體電路製造服務公司。台積公司以領先業界的製程技術及設計解決方案組合支援其客戶及夥伴生態系統的蓬勃發展，以此釋放全球半導體產業的創新。身為全球的企業公民，台積公司的營運範圍遍及亞洲、歐洲及北美，致力成為企業社會責任的行動者。2024年，台積公司提供最廣泛的先進製程、特殊製程及先進封裝等不同製程技術，為500多個客戶生產超過11,000種不同產品。台積公司企業總部位於台灣新竹。進一步資訊請至台積公司網站https://www.tsmc.com.tw查詢。 說明: 1. 海外廠訓練協助工作 : 配合海外廠的建設與運作，使用指定語言協助廠區當地人才培訓工作，並協助與當地員工間的溝通 2. 線上工作：協助工程師處理線上事務，包含產品異常處置與機台異常復歸(與設備工程師協調合作)，追蹤與執行工程師交接事項 3. 採四班二輪制：工作兩天，休息兩天 4. 需輪班：依部門而異，3~5個月夜班、3~5個月日班 5. 班別工作區間(含休息時間)：日班-7:20AM~7:20PM；夜班-7:20PM~翌日7:20AM 6. 日班總月薪約32,000 元；夜班總月薪約 43,000 元；另享有分紅獎金，並依表現發放外語翻譯訓練獎金，平均年薪達75 萬元以上；派任期間，另有外派獎金及相關津貼 營造一個合乎台積公司核心價值與經營理念的全球共融職場，對於公司未來成功至關重要。台積公司對全球共融職場的承諾，旨在讓每位員工無論性別、年齡、身心障礙、宗教、種族、族群、國籍、政治立場或性傾向，都能將其自身的觀點與經驗帶入工作，促進企業推升獲利、增加生產力並釋放創新。我們致力於創建一個公平無障礙的工作場所。台積公司承諾促進文化共融，讓每一位員工都覺得被重視且有能力為企業使命提供貢獻，並為全球各戶提供卓越服務。

1. NPI的工程試產導入與相關工程實驗 2. 製程改善與成本降低 3.製程工序的資料分析與應用 4. 製程文件撰寫與Routing設立 5. 主管交辦事項

1. 主導解決客戶生產品質異常 2. 客戶端品質問題溝通協調與不良分析 (FA/8D report) 3. 推動廠內品質流程改善

1. 新產品風險評估及擬定封裝顆粒&板級可靠度驗證計畫 2. 驗證失效品之電性及物性分析 3. 客戶新產品可靠度問題諮詢 4. 新封裝供應商稽核及認證 5. 封裝供應商品質及可靠度管理 (品質異常事件處理, 變更管理, 例行性稽核, 評比等) 6. 新產品及技術導入品質及可靠度管理 7. 封裝供應商品質改善專案

1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip

1. CPU功耗分析 (設計 vs. 量測), 確保CPU功耗體質 2. CPU最大電流分析 (設計 vs. 量測), 驗證過電流保護機制確保系統穩定性 3. PMIC+PDN+CPU 功耗效率優化 1. CPU power pre-silicon vs. post-silicon correlation. Ensure CPU power quality 2. CPU max. current pre-silicon vs. post-silicon correlation. Validate max. current protection technique for system stability 3. PMIC+PDN+CPU power efficient optimization

Develop advanced package technologies for MediaTek‘s HPC business