轉職熱搜工作

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳： a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。 b. 具IC設計經驗者佳。 c. 對晶片設計驗證或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控等相關科系，並具下列任一條件者佳： a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。 b. 熟悉IC後段設計流程, 具相關APR經驗及有興趣者。 c. 對於開發及推廣Physical Design Flow有興趣者。 d. 具程式設計(TCL,Perl,C/C++)能力者佳。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳： a. 熟悉CMOS元件特性。 b. 熟悉SRAM/其他記憶元件特性。 c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool. d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上；電機、資訊等相關科系，並具下列任一條件者佳： a. 熟悉Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow及有興趣者。 b. 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等及有興趣者。 c. 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗及有興趣者。 d. 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作內容： 1.負責網路IC的架構設計與安全分析 2.參與embedded secure boot的開發與驗證 3.協助客戶解決網路安全問題 4.進行車用網路安全相關的測試與驗證 5.瞭解網路攻擊技術與防禦方法 6.熟悉物理攻擊與防禦技術 7.進行滲透測試 應徵條件： 1.具有網路IC架構設計經驗 2.具有embedded secure boot開發與設計經驗 3.具有車用網路安全相關經驗，例如 ISO 21434、AUTOSAR 4.具有網路攻擊相關技術，例如 DoS、防火牆等 5.具有物理攻擊(physical attack)相關技術 6.具有滲透測試(penetration testing)相關技術

Key qualifications: 1. MS degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch 7. Hands on working experience on unit/block/full-chip level verification 8. Good communication skill 9. Leadership/management experience is a plus. Job descriptions: 1. Plan the verification strategy for SOC projects 2. Hands-on verification task of some of the units 3. Work closely with the design teams. 4. Drive the verification team, problem-solving on day-to-day works 5. Provide the measurable metrics for project leads and upper management. 6. Bug/coverage trend identification. Foresee the possible issues and plan for them. (MD17C0031)

工作項目： IC physical designer (APR) 應徵條件： 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主

工作項目： 負責下列工作項目之一 1. High performance core physical implementation 2. Project Implementation and flow development. 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程相關科系畢業為主。