轉職熱搜工作

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.

工作項目： 負責Serdes PHY與PCIe/SATA PHY的開發與維護工作。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳： a. 熟悉數位信號處理、數位通信系統。 b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。 c. 熟悉計算機架構或對SoC設計有興趣者。 d. 具有電路設計、製程整合、元件經驗或有興趣者。 e. 熟悉HDL設計。 f. 對通訊網路、聯網多媒體、多媒體、電腦週邊、智慧互聯、車用電子產品或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工等相關科系，並具下列任一條件者佳： a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 b. 熟類比電路設計、數位信號處理及有興趣者。 c. 具ADC、PLL相關經驗及有興趣者。 d. 對通訊網路、聯網多媒體、多媒體、電腦週邊、智慧互聯產品或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)115年度研發替代役及(2)預聘115年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信等相關科系。 a. 對RF IC設計有興趣者。 b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。

工作項目： 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件： 1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。