轉職熱搜工作

此角色需配合現場節奏與班別制度運作，適合能在穩定流程與清楚規範下，踏實執行並累積專業價值的人。 1.執行使用者允收測試 2.執行操作/保養規範作業 3.執行&回復機台運行能力

1.擬訂成本改善活動 2.擬定人力需求計畫 3.擬定空間需求計畫 4.擬定標準製工費 5.排訂人工料機標準值的制訂/檢討計劃

1.執行異常貨批Remote需求 2.暫扣電性報告製作 3.執行客戶暫扣批處置指令 4.Online異常排除 5.其他上級交辦事項

24小時處置異常貨批及電性報表需求，及時處置暫扣批指令與產線異常排除，使產線順利生產。 1.執行異常貨批Remote需求 2.暫扣電性報告製作 3.執行客戶暫扣批處置指令 4.Online異常排除 5.其他上級交辦事項

1.MP-電路板技術問題解決-電路板重大問題維修處置 2.NPI-技術標準化-維護NPI電路板維修技術標準 3.NPI-新產品/新技術/TRA-建立測試電路板相關元件debug&修能力 4.NPNT-電路板新技術-電路板維修BKM建立/維護

此角色需配合現場節奏與班別制度運作，適合能在穩定流程與清楚規範下，踏實執行並累積專業價值的人。 1.FA可靠度實驗需求 2.電性資料擷取 3.RMA貨批數據收集 4.ORT可靠度實驗需求 4.週報/月報/季QBR資料彙整(TPM) 5.執行展機作業(PDS) 6.其他上級交辦事項

1.NPI-新產品/新技術/TRA-制定NPI電路板維修技術標準 2.MP-電路板技術問題解決-主導各廠區電路板重大異常維修 3.NPNT-電路板新技術-維修新設備/新技術導入 4.NPNT-電路板新技術-電路板量測治具開發 5.改善-稽核-負責廠內/外稽核活動

本職缺以 LabVIEW 為核心開發工具，適合具程式基礎且希望投入自動化量測系統開發之工程師，將透過實務專案培養量測系統開發能力。 1. 使用 LabVIEW 開發晶圓機器人量測系統與測試程式。 2. 整合各類感測器與量測設備。(DAQ/各式儀器) 3. 建構晶圓機器人產品研發階段之自動化測試系統 4. 進行晶圓機器人性能量測。(如精度、振動...等特性量測) 5. 分析量測數據並協助產品設計優化。(Python/MATLAB) 6. 與機構、軟體工程師合作進行系統開發。

負責 IC 封裝基板設計與 layout 相關工作，依據產品需求進行封裝基板設計規劃、layout 佈局、設計檢查與供應商 review。此職位需要與晶片設計、製程、模擬、OSAT 與基板廠等團隊協同合作，確保封裝基板設計符合產品需求、設計規則、可製造性與量產條件。 主要職責： • 使用 Cadence APD / SiP 等封裝設計工具，參與 WBGA、FCCSP、FCBGA 等封裝基板設計與 layout 佈局。 • 依據產品需求進行 floorplan、die bonding pad / flip chip bump arrangement、bump map、ball map、PKG pin-out 與 substrate routing，並協助完成 design verification 及 tape-out / release 資料確認。 • 與晶片設計、製程、模擬等內部團隊合作，確認封裝設計需求、設計限制與 substrate stack-up。 • 與 OSAT（封裝 / 測試廠）或基板廠對接，進行 substrate design review，確認封裝外形圖、基板設計資料、BOM 與相關交付資料符合設計與製造需求。 • 執行或協助確認 substrate layout 的 design rule、DFM、DRC、connectivity、short / open 等檢查結果，並追蹤 design review 問題、修改紀錄與相關技術文件，確保設計符合製造與量產需求。 • 依專案需求支援 interposer / substrate co-design 等先進封裝相關設計工作。 需求條件： • 電機、電子、機械、材料或其他理工相關領域之學士或碩士學位。 • 具備二年以上封裝基板相關設計經驗，熟悉 WBGA、FCCSP、FCBGA 等封裝基板設計流程。 • 具備使用 Cadence APD / SiP 或相關封裝設計工具之經驗。 • 熟悉封裝基板 layout、bump / ball map、PKG pin-out、substrate routing、stack-up 與相關 design rule。 • 了解封裝基板 DFM、製程限制與可製造性要求，並具備 DRC、connectivity、short / open 等設計資料檢查經驗。 • 具備良好的問題分析、溝通協調能力，能與跨部門團隊、OSAT 及基板廠協同合作。 優先考量項目： • 具備 advanced package、interposer、RDL、fan-out、2.5D / 3D IC、多晶片封裝或 chiplet package 等先進封裝基板設計實務經驗。 • 具備高 pin count、高密度 routing 或高速產品之封裝基板 layout 經驗，能依據 pin-out、routing rule 與 substrate stack-up 進行設計規劃。 • 具備與 OSAT（封裝 / 測試廠）或基板廠完成 substrate design review、tape-out / release 或量產導入的完整專案經驗。

此角色需配合現場節奏與班別制度運作，適合能在穩定流程與清楚規範下，踏實執行並累積專業價值的人。 1. FAI Lot : 參數正確性確認.(PPID上傳)與Post Value 資料檢定Vs Platform 標準 2. CZ Lot:承接DOE Plan並執行(參數or Jig 變更) & Post Value資料收集 3. On site check Post value 檢定 vs BKM 4. 改(修)機品質Buy off 5. 異常處理 - DRB Process mapping 分析 6. ECM(改善) - 製程能力提升 - Fan out 結果資料收集