轉職熱搜工作

工作項目： 負責伺服器系統管理週邊SoC/ASIC的軟硬體開發驗證/除錯/撰寫，詳細內容如下 1. 晶片系統架構設計: CPU/Platform/IO interface，架構規劃 2. 功能模塊驗證: Security Function, Remote Function, high-speed I/Os. 3. 韌體程式開發: OpenBMC FW, SoC BSP Driver 4. 系統驗證除錯 5. 量產測試設計 應徵條件： 1. 碩士以上，背景電機/資工/電控/自控/資科等科系者佳 2. 具下列條件其一者： a) 伺服器系統週邊晶片系統設計5年以上經驗 b) OpenBMC, DMTF規格軟韌體開發 5年以上經驗 3. 熟悉Server HW management軟硬體；熟BMC FW/DMTF 管理架構者優選 4. 與Server platform venders(e.g., I/A/N...)有長期技術合作經驗者優選

1. 原物料搜索 2. 文獻蒐集、彙整及報告 3. 新材料(有機小分子及高分子)合成開發 4. 材料正/逆向分析(理解分析機台佳，如:TGA、NMR、FTIR、DMA…等) 5. 合成開發文件撰寫及報告 6. 跨部門溝通 7. 完成主管交辦事項

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目 : 1. Camera ISP影像處理及3A演算法開發。 2. Computer Vision (CV)電腦視覺演算法開發。 3. Artificial intelligence (AI) 機器學習演算法開發。 4. 帶領小組團隊研發。 應徵條件: 1. 碩士以上；電機電子工程相關、資訊工程相關。 2. 熟悉常用程式設計語言如C/C++/Matlab。 3. 具訊號處理或IC設計工作經驗者為佳。

工作內容：以下4點工作摘要 1.審核圖面與盤面規劃設計 2.量測設備機構線路跑線方式 3.配盤、備線、拉線、接線，送電 4.涵蓋其他相關工作流程。 以下補充： 1.須具備基礎工業配線視圖能力，儀錶（三用電表）。 2.無需穿著無塵服、須配合加班、須配合出差。 3.突破高薪（依技術層面、管理層面、人員調配），取決您的薪資。

1.Writing behavioral model 2.Responsible for functional verification

工作項目： 1. Audio post-processing performance tuning. 2. Audio fine tuning for acoustic performance optimization. 3. Familiar with audio acoustic and electrical characteristic measurement and data analysis. 4. Application for acoustic performance improvement. 應徵條件： 1. 碩士以上; 電子、電機、資工等相關科系畢業為主。 2. 具下列任一條件者佳： (1) 具有音訊處理相關演算法經驗或濃厚興趣者。 (2) 熟悉錄音工程與播放工程者。 (3) 熟音訊編解碼理論者。 (4) 熟語音訊號處理者。 (5) 熟語音降噪、AEC、麥克風陣列者。 (6) 熟 DSP 與音訊處理者。 (7) 熟語音辨識演算法者。

工作經驗：3年以上 工作項目： 1. Standard Cell Library 支援與維護。 2. NVM (eFuse, OTP, eFlash) IP 支援與維護。 應徵條件： 1. 碩士及以上電機、資訊相關科系畢業。 2. 熟悉 Verilog語法與RTL Synthesis及Simulation 等相關數位IC Design Flow者佳。 3. 有Standard Cell Library、Memory Compiler及 NVM相關經驗者佳。 4. 有矽智財管理或合約管理相關經驗者佳。