轉職熱搜工作

工作項目： 1. 熟悉PADS Layout軟體 2. PCB零件建立與和文件管理歸檔 3. 進行PCB佈局和Layout走線，並生成PCB生產需要的Gerber文件 4. 有PADS Layout相關經驗佳 5. 其他主管交辦工作事項 應徵條件： 工作經驗不拘，有PADS相關layout經驗佳

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)

工作項目： 1. 設計2.5D/3DIC 封裝 2. 解決散熱問題與翹曲問題 3. Design Rule check 4. LVS check 應徵條件： 1. 具2年以上Info,Cowos 設計工程經驗者 2. 具2年以上EDA軟體解決Info/Cowos相關問題經驗者

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作內容： 1. PCB/Package Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Simulation Analysis. 2. PCB/Package Layout Review and Optimization. 3. Chip+Package+PCB Modeling and Co-simulation. 4. High Speed Signal Simulation and Measurement. 5. 熟悉 memory相關知識佳

工作項目： 1.Responsible for physical design, including fully custom layout and Auto Placement and Routing. 2.Verification and specification achieved. 應徵條件： 1.大學以上；電機, 電機與控制, 資訊科學, 自動控制, 通訊工程, 電信, 資訊工程, 電子相關科系畢業為主。 2.具相關工作經驗者為佳。 (MD1710005、MD1810021)

工作項目： 1. 協助 promote Type-C, Hub, Redriver相關產品給 OEM/ODM 2. 擔任 OEM/ODM account manager, 協調客戶需求與解決客戶問題 應徵條件： 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 精通英文。 3. 具10年PM相關經驗者為佳。

Required Qualifications: 1. Strong interest in embedded systems and low-level firmware development 2. Proficiency in C or C++ programming 3. Understanding of data structures and algorithms 4. Basic knowledge of operating system fundamentals (e.g., memory management, interrupts, multi-threading) Preferred Qualifications: 1. Experience with FPGA verification is a plus 2. Understanding of Flash Translation Layer (FTL) or storage I/O operation concepts 3. Familiarity with performance profiling and system optimization 4. Exposure to debugging tools (e.g., GDB, logic analyzers) Additional Nice-to-Have Skills: 1. Experience from academic projects or internships in firmware or embedded systems 2. Basic understanding of storage protocols such as SATA, PCIe, or NVMe 3. Knowledge of NAND flash architecture and limitations 4. Strong analytical and problem-solving skills 5. Effective communication and teamwork abilities

工作項目： 1. 負責xPON產品線之內部企劃工程，IC 產品量產流程規劃與維護，與公司內部各生產部門、業務部門協同作業。 2. 支援產品線海外PM工作。 應徵條件： 1. 學士以上; 電機、電信、電控、電子、資工、資科、自動控制、通訊、工工等相關科系畢業為主。 2. 熟悉 MS office, Python。 3. 具2年以上半導體產業相關經驗，熟悉xPON通訊產品者為佳。 4. 具跨部門協調工作經驗者尤佳。

工作項目： 負責 Physical design(APR & IC Fully Layout)。 應徵條件： 1. 碩士以上; 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。 2. 對 IC Layout有興趣者為佳，具3-5年以上相關工作經驗者尤佳。