轉職熱搜工作

1. 模組開發與設計： 負責高功率模組的封裝結構設計、佈局與材料評估，確保產品符合電氣與散熱規格。 2. 模擬與分析： 執行電熱模擬與熱應力分析，並依據結果優化產品設計，提升模組可靠度。 3. 製程與量產導入： 與製造工程團隊緊密合作，解決產品由研發端轉入量產階段的技術瓶頸。運用 ECRS 等手法協助梳理並優化設計到生產的作業流程，確保量產順遂。 4. 驗證與失效分析： 制定模組的可靠度驗證計畫，並針對測試異常或客訴進行失效分析，提出改善對策。 5. 技術文件建立： 撰寫並維護設計規範、BOM 表、DFMEA 及相關工程技術文件。 6. 薪資福利內容參照鴻揚半導體提供為主

【レイアウト設計】 DRAMメモリコアおよび周辺回路のレイアウト設計を担当します。 対象となる回路例 ・Sense Amplifier ・Wordline Driver ・I/O回路 ・周辺制御回路（アドレスデコーダー、冗長回路、タイミング制御回路、テストモード論理回路など） ・内部電源生成回路（レギュレーター、ポンプ回路） ・温度判定回路

1. Substrate線路佈局與設計。 2. 熟悉 Cadence Allegro APD軟體操作 。 3. 負責設計產品 : 智慧型手機 (國際品牌一線大廠)、可移動穿戴式裝置 (Smart galss / Smart watch)、大尺寸液晶螢幕電視、與最先進的3C產品。

1. Physical Verification DRC/LVS Rule file development & maintain (a). 根據 process & ESD design rule/spec. 建立 DRC rule file. (b). 建立及維護 LVS Command File，包含 Device Extraction Rule Development，Parameter Extraction Development。 2. Rule Validation (a). 建立 Golden Test Case (b). 驗證 Rule Deck Accuracy (c). False Error Analysis & Missing Error Analysis 以確保：無 Missing Error，Low False Positive，同時可用於 Tape-out Sign-off。 3. 客戶與團隊支援 a.與 Process Integration/Device development Owners 討論設計規則，確認規則可行性同時避免認知差異造成誤抓或漏抓DRC errors。 b.與 Process Integration/Device development Owners 討論device recognition方式，以確保LVS可順利進行。 c.與客戶合作分析 verification errors，提供 debug 建議與釐清 LPE、LVS相關議題。 4. Layout相關設計flow自動化開發: a. 參與新製程平台的元件test key自動佈局，使用tcl/skill/python/shell script等進行開發. b. layout驗證與Tape-out flow 自動化開發.

【本職缺僅接受台積電官方網站投遞】 請至台積電官方網站投遞個人履歷表，此職缺履歷登錄網址: https://careers.tsmc.com/careers/JobDetail?jobId=22872&source=1111 台積公司成立於1987年，率先開創了專業積體電路製造服務之商業模式，自此成為世界領先的專業積體電路製造服務公司。台積公司以領先業界的製程技術及設計解決方案組合支援其客戶及夥伴生態系統的蓬勃發展，以此釋放全球半導體產業的創新。台積公司為534 個客戶提供服務，生產12,682 種不同產品，被廣泛地運用在各種終端市場，例如高效能運算、智慧型手機、物聯網、車用電子與消費性電子產品等。 進一步資訊請至台積公司網站https://www.tsmc.com.tw查詢。 說明: 1. Layout Execution (佈局繪製與執行) (1) 負責 IC 實體佈局（Layout）的繪製、修改與維護（主要 focus 在 Device-level testline 或 IP level）。 (2) 依照元件物理工程師或設計工程師的設計規範，進行佈局規劃與優化。 2. Physical Verification (物理驗證) (1) 執行並排除 DRC（Design Rule Check）、LVS（Layout Versus Schematic）及 ERC 等物理驗證錯誤。 (2) 與研發團隊合作，協助解決驗證過程中遇到的技術問題。 3. Schedule & Progress Control (進度管控) (1) 確實掌控並回報個人負責案件的 Layout 工作進度，確保專案能如期交付。 (2) 主動反應排程上的潛在風險或瓶頸。 4. EDA Tool Feedback & Optimization (工具回饋與改善) (1) 在日常工作中使用 Layout 相關 EDA 工具，並針對工具的便利性、效率及潛在 Bug 提供具體回饋。 (2) 與內部 CAD/工具工程師緊密合作，提出優化建議，協助精進並改善團隊的 Layout 工作流程與工具效率。 *日班總月薪約32,000元，另享有分紅獎金 營造一個合乎台積公司核心價值與經營理念的全球共融職場，對於公司未來成功至關重要。台積公司對全球共融職場的承諾，旨在讓每位員工無論性別、年齡、身心障礙、宗教、種族、族群、國籍、政治立場或性傾向，都能將其自身的觀點與經驗帶入工作，促進企業推升獲利、增加生產力並釋放創新。我們致力於創建一個公平無障礙的工作場所。台積公司承諾促進文化共融，讓每一位員工都覺得被重視且有能力為企業使命提供貢獻，並為全球各戶提供卓越服務。

1. 協助分析客退品分析並製作FA報告跟客戶解釋報告內容 2. 與內部團隊合作，研發和RMA等部門，以確保FA分析順暢滿足客戶需求 3. 協助零件承認以及被動元件信賴性測試等工作 如果您符合以上要求，並且對這個職位感興趣，請立即申請加入我們的團隊。我們期待與您合作，共同實現事業發展。

• 系統電源電路，數位邏輯電路設計 • PCB線路佈局規劃 • 電子元件評估選用 • 藍芽模組新產品設計製作，備料，除錯，新產品規格定義 • 產品測試，工程樣品驗證，報告撰寫 • 實驗數據分析，資料統計

• Circuit board design to full fill each customized or prototyping products; board layout review with full responsibility to guarantee circuit with full functional operation after manufacturing. The whole development period that have to align with internal PMs requirement. • Travel, co-operation, technical communication with outside customers, ODMs, OEMs and internal PMs, FWs, EMS is necessary. • Be realized what functionalities which required from customers and risks assessment before design kick-off, arrange testing procedure to verify customized design, and proceeding product reliability test. • Immediately taking stylus failure analysis when failure return from outside field, production line of manufacturing, or other conditions likes after sell service. • Product specification and purchasing document output which including electrical characteristics, electrical criteria of stylus, etc.

1.負責 ABF Flip Chip（FC-BGA / FC-CSP）載板 Layout 設計 2.依 IC 封裝規格進行： | Bump / Pad assignment | RDL / Trace routing | Power / Ground 網路規劃 3.與客戶進行技術溝通與問題改善