轉職熱搜工作

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。

工作項目： 1. 熟悉PADS Layout軟體 2. PCB零件建立與和文件管理歸檔 3. 進行PCB佈局和Layout走線，並生成PCB生產需要的Gerber文件 4. 有PADS Layout相關經驗佳 5. 其他主管交辦工作事項 應徵條件： 工作經驗不拘，有PADS相關layout經驗佳

工作項目： 負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 應徵條件： 1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

工作項目： 1. Physical implementation. 2. Hierarchical floorplan. 3. Auto Place&Route. 4. Clock tree synthesis. 5. signal integrity analysis. 6. static timing analysis. 7. dynamic power analysis. 8. physical verification. 9. APR flow development. 應徵條件： 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 熟悉 Synopsys EDA tool, Cadence EDA tool, Mentor Graphic tool, C/C++/perl/tcl. 3. 熟悉 SunOS, Solaris, Windows. 4. 無經驗可，惟具 EDA tool development, IC Physical implementation, IC digital design and APR相關經驗者尤佳。

工作項目： SoC Physical Design 應徵條件： 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具0年以上或2至3年相關經驗者為佳。 (MD1840015)

工作項目： 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件： 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。

1.依據需求規劃與建置 RF 系統，參與從概念設計到產品量產的完整開發流程。 2.測試驗證射頻電路效能，使用網路分析儀、頻譜分析儀等儀器進行RF電路測試與優化。 3.RF線路設計、阻抗匹配、PCB佈局與除錯，確保最佳射頻性能。 4.整合、測試、優化 RFIC 模組，負責無線通信、毫米波、射頻前端電路設計。 5.作為客戶技術窗口，協助技術問題溝通，參與專案會議並提供技術報告。

工作項目： 1. FinFET製程記憶體設計開發。 2. 客製化記憶體設計開發。 3. 支援記憶體智財量產性能,良率提升。 應徵條件： 1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 3. 具3年以上下列經驗之一者為佳 (1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 (2) 熟稔並執行過 SRAM/CAM電路開發工作。 (3) 具 FinFET電路設計與佈局設計經驗。