轉職熱搜工作
您正在找電腦硬體研發工程師的工作,共計485筆職缺在等你,馬上去應徵吧!
-
Architecture 電子研發工程師 (士林)
面議(經常性薪資達4萬元或以上) 40000元 台北市士林區 5~6年工作經驗1.NB/DT/POS產品設計的方案建議以及研討。 2.硬體零件挑選以及線路 Review。 3.進行Layout Placement and Traces Routing review。 4.需跨單位(如 Power/ME/RF/Thermal..)進行專業溝通以及合作。 5.新機種的RFQ proposal規劃以及報告。展開 -
[車用電子]車用硬體/聲學設計工程師(大溪)
面議(經常性薪資達4萬元或以上) 40000元 桃園市大溪區 工作經歷不拘1.Acoustics-related product design. 2.Automotive-related product design. 3.Schematic design on board level. 4.Hardware specification writing , schematic drawing using Concept tool 5.Set signals routing constrain, Co- work with layout engineer, FA analysis展開 -
(Innovation) 資深電子研發工程師 (士林)
面議(經常性薪資達4萬元或以上) 40000元 台北市士林區 5~6年工作經驗1.x86/ ARM相關產品之硬體工程技術開發及軟硬體、機構整合。 2.專案計劃執行及管理。 3.新產品規劃及創新。 4.研究及開發新技術、新電子材料及應用。展開 -
硬體設計主任
面議(經常性薪資達4萬元或以上) 40000元 台北市內湖區 5~6年工作經驗1. 與客戶或公司的硬體部門的同仁共同研發或解決問題 2. 製程改善,良率提升,製程監控,專案執行 3. 研發新產品,改善現有產品,改善作業流程 4. 電子電路之研發,新產品設計,硬體除錯,良率提升,專案改善 5. 新案開發,針對客戶的要求,共同檢討研發結構與外觀設計 6. 舊案維護或改良,作最佳化設計或功能,增強變更新產品 7. 硬體線路及工程樣品製作展開 -
[NB/AIO/Thin Client]電子研發工程師(士林)
面議(經常性薪資達4萬元或以上) 40000元 台北市士林區 工作經歷不拘1. NB、PC相關產品之主機板線路設計及軟硬體、機構整合。 2. NB、PC相關產品之除錯、功能測試及訊號驗證。 3. 協助產線改善生產品質、良率及客訴問題。 4. 研究開發新技術、新電子材料及應用。展開 -
[x86 PC/mini DT] 電子研發工程師 (士林)
面議(經常性薪資達4萬元或以上) 40000元 台北市士林區 2~3年工作經驗工作內容: 1. x86 PC/mini DT相關產品之主機板硬體線路研發設計。 2. 專案Layout placement/Trace Routing 規劃。 3. 專案計劃執行/debug/確保訊號品質及可靠度。 4. 研究新技術、新電子材料之應用。展開 -
[DT]資深ARM電子研發工程師(資深工程師~副理級)(士林)
面議(經常性薪資達4萬元或以上) 40000元 台北市士林區 3~4年工作經驗1. ARM相關產品之硬體工程技術開發主機板線路設計及軟硬體、機構整合。 2. POLY專案計劃執行及管理。 3. 新產品規劃、管理及創新。 4. 研究及開發新技術、新電子材料及應用。展開 -
114年度研發替代役-類比IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 台北市大安區 工作經歷不拘振生半導體股份有限公司 (Jmem tek) 專注於半導體相關矽智財,提供設計服務與硬體資安專利,保護硬體資訊安全。如果您希望參與一個充滿潛力和創造力的環境,歡迎您加入我們的團隊。 工作內容: • 混合訊號處理 (ADC, DAC, PLL) • 設計與開發PMIC相關電路 (Charge pump, LDO...) • 開發High power domain 電路與 core voltage domain 電路整合 • 晶片整合並完成晶片驗證與T/O 我們期望您具備的條件: • 碩士畢業,也歡迎新人。 •有power相關電路開發經驗者。 • 有Security IP (Ex: PUF, TRNG) 開發經驗者佳。 相關報導: 量子電腦資安攻防戰!振生半導體首創PUF+PQC市場唯一最佳解方https://udn.com/news/story/7240/7917935 EE TIMES 報導:振生半導體引領IC安全創新 https://www.eettaiwan.com/videos/jmem-technology-leads-ic-security-innovation/ 2024台灣新創世界杯「振生半導體奪冠」 10月赴美爭百萬美元投資款 https://finance.ettoday.net/news/2786606展開 -
114年度研發替代役-數位IC設計工程師
面議(經常性薪資達4萬元或以上) 50000元 台北市大安區 工作經歷不拘振生半導體股份有限公司 (Jmem tek) 專注於半導體相關矽智財,提供設計服務與硬體資安專利,保護硬體資訊安全。如果您希望參與一個充滿潛力和創造力的環境,歡迎您加入我們的團隊。 工作內容: • IP介面控制和時序處理。 • 晶片上層連線和系統整合。 • 使用 Verilog 設計和功能模擬。 • 使用 FPGA 進行功能驗證。 • 晶片合成並完成 DFT,multi-clock 和 timing 等設計。 • 與後段整合合作,完成晶片驗證並T/O。 您需要具備的條件: • 碩士畢業,也歡迎新人。 • 熟悉 ASIC 設計和開發流程。 • 熟悉 Verilog、Synthesis、formal、STA、FPGA 驗證等流程。 • 熟悉上層整合和 IP 介面。 • 具有 T/O 量產經驗者佳。 • 具有 low power 和 UPF 設計經驗者佳。 • 具有 MCU 開發經驗者佳。 相關報導: 量子電腦資安攻防戰!振生半導體首創PUF+PQC市場唯一最佳解方https://udn.com/news/story/7240/7917935 EE TIMES 報導:振生半導體引領IC安全創新 https://www.eettaiwan.com/videos/jmem-technology-leads-ic-security-innovation/ 2024台灣新創世界杯「振生半導體奪冠」 10月赴美爭百萬美元投資款 https://finance.ettoday.net/news/2786606展開 -
【114年度研發替代役】Server訊號完整性工程師(桃園)
面議(經常性薪資達4萬元或以上) 40000元 桃園市桃園區 工作經歷不拘『114年度研發替代役專區』 1. PCB疊構與阻抗設計 2. Signal Integrity與Power Integrity的模擬與分析 3. Layout的rule制定與審核 4. 訊號量測的審核與除錯 5. 流程自動化改進與in-house utilities開發 6. TDR/VNA量測展開