轉職熱搜工作
您正在找半導體工程師的工作,共計2713筆職缺在等你,馬上去應徵吧!
-
-
客戶品質工程師
面議(經常性薪資達4萬元或以上) 新竹市東區 4~5年工作經驗1. 主導解決客戶生產品質異常 2. 客戶端品質問題溝通協調與不良分析 (FA/8D report) 3. 推動廠內品質流程改善展開 -
DFT/MBIST engineer for advanced process node & package technology
面議(經常性薪資達4萬元或以上) 新竹市東區 4~5年工作經驗1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip展開 -
半導體/自動化設備📌 組裝機械 學徒(意者電洽0912810957余先生)
日薪 1600~2000元 新竹縣寶山鄉 工作經歷不拘1.負責設備維修工作 2.Haredware的維護 3.工作現場或無塵室內的設備故障查明並修復 4.半導體測試機台之架設、維修、客服及教育訓練 5.解決半導體設備運作過程中的技術難題展開 -
產品品質工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. Conducting quality check procedures to ensure high-quality deliverables. 2. Coordinating product quality issue to provide best-fit disposition for quality event impact material. 3. Ensure lessons learned from prior projects are used to improve quality management process. 4. Customer quality communication and RMA/FA management.展開 -
-
-
營運管理工程師/副理
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. 數據智能分析能力:與業務單位/銷售部門共識的預測數量/營收/毛利率預測 2. AOP/LTP參與 3. 業績模擬(Financial Planning Council) 4. 業績預測版本變化並分析關鍵因素 5. 業務風險/高庫存警示 6. 市場/競爭對手情報:提供觀察報告並從上自下的市場視角進行交叉分析(整合第三方市場報告) 7. 第三方市場報告分析 8. 透過業務提供的數據進行下自上分析以檢視手機市場SOM 9. 競爭產品對比分析 10. 運營管理: - Forecast判斷 - 產銷會議(晶圓投片,DOI/DOS) - 產品階層管理及庫存滯銷處理 - PCN (Product Change Notice) & EOL管理 - 出貨交期系統管理展開 -
IC 封裝資深工程師/技術副理
面議(經常性薪資達4萬元或以上) 新竹市東區 8~9年工作經驗1. IC封裝/晶圓凸塊技術開發與管理 2. 與封裝廠合作完成規劃之技術開發 3. 先進封裝技術開發,品質驗證與生產良率管理 4. 定期與不定期執行bumping/fan-out/WLCSP廠品質稽核展開 -
CPU電源/功耗管理工程師
面議(經常性薪資達4萬元或以上) 新竹市東區 4~5年工作經驗1. CPU功耗分析 (設計 vs. 量測), 確保CPU功耗體質 2. CPU最大電流分析 (設計 vs. 量測), 驗證過電流保護機制確保系統穩定性 3. PMIC+PDN+CPU 功耗效率優化 1. CPU power pre-silicon vs. post-silicon correlation. Ensure CPU power quality 2. CPU max. current pre-silicon vs. post-silicon correlation. Validate max. current protection technique for system stability 3. PMIC+PDN+CPU power efficient optimization展開
