轉職熱搜工作

【技術落地 × 客戶需求 × 記憶體元件製程整合，工作內容簡介如下】 1. 鐵電 / 電阻式記憶體元件製程整合（BEOL，0.18 μm） • 負責 FeRAM / RRAM 元件之中後段製程整合 • 建立並優化 process window，兼顧元件效能、製程穩定度與可重現性 • 深度分析 in-line 與電性數據，將實驗結果轉化為可落地的製程方案 2. 客戶與產業合作專案技術對接 • 參與與實質產業（晶圓廠／IC 設計單位）之合作計畫 • 協助理解客戶規格、應用情境與製程限制，進行技術可行性評估 • 將元件特性與製程能力轉譯為可對外溝通的技術內容（spec / report / risk assessment） 3. ALD / PVD 製程模組與設備理解 • 支援 ALD 或 PVD 製程模組 • 深入理解設備狀態、製程參數與電性／結構量測結果間的關聯 • 透過實驗設計與資料比對，提升製程一致性與可靠度 4. 跨單位協作與問題解決 • 與製程、量測、分析、設計及外部合作夥伴進行技術討論 ________________________________________ 加分條件（具備以下經驗者尤佳） • 具 IV / CV / Pulse-IV 等電性量測與分析經驗 • 熟悉中後段 layout 概念，曾使用 Calibre / Laker / HSPICE • 具 CP 測試經驗，曾撰寫或修改 Advantest 量測程式 • 理解 DRC / LVS / XRC 等 IC 設計驗證流程 • 具 RRAM / FeRAM / FeFET 相關研究或實務經驗 • 熟悉 TEM / FIB / SEM / XPS / EBSD / TKD 等分析技術，並能實際回饋改善製程 ________________________________________ 職務特色 • 技術深度：需能理解元件和整合深度、製程機制與量測意義 • 客戶導向：技術成果需能回應客戶需求與規格限制 • 技術落地：研究結果需轉化為可執行、可驗證、可交付的製程方案 • 適合希望技術能實際影響產品、產線與合作夥伴決策的團隊夥伴 ________________________________________ 我們期待這樣的您 • 對先進記憶體元件有技術熱情，也願意承擔專案責任 • 能在技術深度與實際限制之間做判斷與取捨 • 願意與客戶與合作夥伴溝通，將技術轉化為影響力

本職缺強力召募半導體元件開發、製程開發相關人才，工作內容如下說明，具備任一領域專長者即歡迎投遞履歷 【元件開發】 1. 磁性元件開發 2. 磁性元件之製程整合與分析 3. 加分項目: (a). 基礎電性IV/CV量測 (b). 半導體元件與製程理論與實務 (c). 後段layout布局 【製程開發】 1. 半導體製程開發及新設備評估建置 2. 專案計畫及工程實驗執行

Role Summary/Purpose: Hardware design engineer will closely work with worldwide engineers to perform engineering works for hardware testing solution of next generation semiconductor devices. The work includes requirement analysis, feasibility study, solution evaluation, task planning, project management, design execution, quality control and verification. We are working on cutting edge requirement and future technology. Responsibilities: • Provide global semiconductor interface test hardware solutions of next generation semiconductor devices for world-wide customers • Provide chip test interface HW solution engineering to compare pros and cons of different approaches and recommend best option to customers considering both performance, lead time, cost • Responsible for Testing circuits Design and super high layers PCB design for high complexity ATE device interface board correspond to various device testing, eg. Mobile application processor, High performance computer, AI, RF etc. • Responsible for scheme selection of a SUBSTRATE/MLO design in wafer testing, research for low Cost of Test scheme (considering TDE, Skip DIE, substrate stack-up) • Responsible for power integrity (PI) and signal integrity (SI) simulation at board level or system level, frequency domain or time domain to ensure HW product performance at design stage • Implement complex mechanical design/simulation, cable design, thermal evaluation by collaborating with PCB design to achieve premium quality in hardware solution according to customer device testing ultimate challenges. • Responsible for global end to end hardware project management to ensure best quality and on time delivery -Device testing requirement assessment and Feasibility study -Risk analysis and mitigation planning -Schedule planning and project management -Design execution -Regular review with global internal and external customers -Quality Control and Verification • Work closely with Global supply chain, provide solution to solve manufacture (DFM), assembly (DFA) challenges, ensure hardware products on time delivery and very high first pass rate • New technology research, new products, new materials evaluation for next generation device testing • Deliver hardware design training and seminars to customers

工作氣氛好，公司穩定，能兼顧生活平衡。 誠徵具下列能力的研發人員： 1.基本的電子電路設計 2.基本的程式語言設計 3.熟悉Altium Designer 及OrCAD 4. 熟悉MCU的程式開發

1.客需 接案與跟蹤 2.異常議題 受理、處理與協調 3.設備操作使用並回饋 4.設備調適 5.外部粉塵與振動量測 6.系統與資料維護(code分類、審查) 7.設備軟體操作測試 *未來新工作地點:湖口廠(湖口工業區)

電梯維修保養 電機、電子相關科系畢佳 有汽機車駕照，備機車 無經驗，一般科系可，公司培訓，協助考照，遠地免費供宿 (02)2980-0284 工作地點:台北/桃園

一、工作內容： 1.水電、照明、消防、弱電、空調等設施例行巡檢維護保養。 2.故障檢修及應變處理。 3.百貨公司的相關修繕事務管理。 二、工作時間： 08:00-17:00/09:00-18:00／14:00-23:00需輪班 三、休假：月休10天 四、薪水：46000元/月 五、公司福利 ．勞保、健保(依法投保) ．年節禮券或禮金 ．生日禮券 ．結婚補助金與結婚禮金 ．生育補助金 ．年終獎金 ．公司負擔6﹪退休金(依實際薪資級距提撥) ．健康檢查 ．提供制服、不押保證金 ．提供專業教育訓練及核發證照 ． 完整的人事管理與升遷制度