轉職熱搜工作
您正在找美編設計的工作,共計29604筆職缺在等你,馬上去應徵吧!
-
Smartphone SLT (system level test) 自動化整合工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 3~4年工作經驗1.Smartphone SLT軟體整合(C/Android) 2.Smartphone SLT量產測試自動化流程改善 -
工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. 開發emulation/prototyping 相關的技術及使用流程 2. 建立CPU/GPU emulation/prototyping 驗證平台 3. 協助project team導入emulation/prototyping 技術 4. emulation/prototyping 使用及工具問題的支持 5. 管理 emulator 及prototyping 硬體與使用分配展開 -
SOC On-Die Sensor Tech & Correlation Engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. Perform pre-silicon and post-silicon correlation and modeling related to adaptive voltage scaling and on-die sensor 2. Develop and improve post-silicon testing methodologies related to adaptive voltage scaling and on-die sensor展開 -
RF IC design engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘The candidate will design, supervise layout, help characterize transceiver front-end circuits for WiFi and Bluetooth production.展開 -
Design Verification Engineer(Contract)
月薪 29500~50000元 新竹市東區 工作經歷不拘1. 應用正規方法在硬體或軟體的驗證上 2. 正規方法文獻回顧與論文分析以改善目前的使用限制 3. 規劃安排跨部門的技術教學與討論課程 4. 相關的文件撰寫與審查修改 5. 此職缺之薪資起始水準為NT$29500~50000,但仍會視人選之學經歷背景調整核定。展開 -
IC 測試開發工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗IC 測試開發工程師 負責高速數位、類比晶片測試程式開發(AP/compu AI/ASIC/…),產品特性異常分析與改善 新產品導入量產與生產良率測試時間優化 俱獨立帶產品作業為佳。展開 -
Stress/Thermal simulation engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation展開 -
SI/PI資深工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗* 資深SI/PI工程師 * 封裝/電路板 SI/PI設計與晶片開發於消費型產品, 車用以及企業級高效運算產品 * 記憶體以及高速Serdes SI/PI設計 * 高效能CPU/GPU/APU PI以及PDN設計 * 建立封裝/電路板的高速序號設計準則, PDN電氣規格, 以利產品進行展開 -
<Data center>Die-to-Die High Speed Analog Circuit and HBM/DDRPHY Design Engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗• Chip to Chip 介面類比 PHY 電路,例如 UCIe 標準或客製化的 Die to Die 連結類比電路設計 • HBM/DDR/LPDDR類比PHY電路設計與混合模式/高速電路設計等。展開 -
HSI (High-Speed Interface) PHY System Design Validation Engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘-規劃並執行高速介面(如 PCIe, USB, DP, UFS, CSI, UCIe)IP PHY 驗證。 -建立並維護測試平台,進行 System 與 Electrical 測試。 -使用 Scope, BERT, LA, Signal Analyzer 等儀器進行 Signal Integrity 與 Compliance Test。 -分析測試結果,協助 DE 及 SW 團隊解決問題。 -設計並開發硬體 PCB 評估板,支援系統驗證。展開
