轉職熱搜工作

1. Work on 7nm~3nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. FR1/FR2/FR3射頻收發機設計 2. 低雜訊放大器, 混頻器, 訊號源產生器, 放大器鏈, 功率放大器設計 3. 低功耗射頻電路設計 4. 射頻設計方法及整合流程優化

1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位, 演算法設計團隊和系統應用團隊合作. 2. 負責實現測試腳本或設計測試韌體, 以驗證SerDes 類比IP和物理層效能. 3. 負責建立自動化測試程式和資料分析, 以測試SerDes 類比IP和物理層效能的特性和失效分析

1. 5G/6G通訊IP開發. 2. 多模(5G/6G)解調架構開發以及RTL coding/verification/integration.

1. 旗艦智慧型手機晶片整合 2. 車用系統晶片整合 3. 晶片整合流程與自動化程式設計 4. Timing收斂與分析 5. SoC Floorplan架構設計 6. SoC Clock架構設計

1. 規劃NPU量產測試程式 2. 測試及驗證IC功能、性能以及功耗的分析改進 3. 分析測試資料及測試相關問題，並分析良率問題並改善 4. AVS low power 的設計

1. Work with design teams to do performance sign off in pre-silicon stage 2. ESL platform and simulation/emulation technology development. 3. Model development (includes behavior modeling/ cycle approximate modeling)

1. Develop and implement DRAM controller/PHY solutions for data-center applications. Validate functionality, improve design to optimize performance, power, latency and efficiency. 2. Memory controller/PHY Integration: Design and integration memory system.