轉職熱搜工作

1. 負責軟體之分析、設計以及程式撰寫。 2. 規劃執行軟體架構及模組之設計，並控管軟體設計進度。 3. 進行軟體之測試與修改。 4. 具備研讀英文規格能力 5. 具備網路相關產品測試經驗 6. 諳通訊網路TCP/IP概念、L2/L3 switch及router操作 7. 諳網路測試相關工具(iPerf,ping,traceroute等)者尤佳 8. 能撰寫簡單的測試腳本 (shell script)者尤佳 9. 諳通SQLServer，並能進行相關TSQL、存儲過程之編寫 10. RTOS，Linux，Android或AUTOSAR 嵌入式產品軟體開發 11. 懂CAN/LIN bus、SPI、I2C、UART等通訊協定佳 12. 負責公司MIS工作 13. 協助公司導入CRM, ERP

數據分析及機器學習 (Big Data & Machine Learning)/流程機器人 (RPA) - Semantic Analysis/CPU / GPU 高效能運算叢集與平行運算技術優化/容器化(Container)技術實施與雲端(Cloud)應用系統推廣/資安漏洞檢測、惡意程式分析、駭客攻防技術研究/網路虛擬化及自動化程式開發

本公司自豪於融合傳統與現代科技的專業設計製造商！我們是亞洲第一家專注於半導體與光電生產設備的公司，致力於創造高效穩定的產業技術解決方案。我們的產品和服務不僅拉近了科技與傳統產業的距離，更推動了台灣製造技術的突破與創新。如果你熱愛結合創意與科技，這就是屬於你的舞台！ 1. 設計與測試新產品的機構結構，進行結構評估和材料選擇 2. 利用CAD軟體繪製技術圖紙，執行逆向工程與改良設計 3. 跟進專案規劃，與協力廠商共同討論技術方案 4. 協助進行機器測試、組裝操作，並負責報告製作 5. 擔任產品優化專家，處理現場量測與結構改進 6. 分析與解決產品相關技術問題 加入我們，享受以下豐富福利與成長機會： - 三節獎金、加班費、全勤獎金與專利研發獎金 - 週休二日與完整請休假制度，支持工作與生活平衡 - 健全職涯發展體系，包括教育訓練與升遷機會 - 提供員工健檢、員工團保、意外險等多重保障 - 定期員工旅遊、不定期聚餐及完善的伙食津貼 我們誠摯邀請你，成為台灣偉德科技的一份子，共創科技未來！

負責PCIe MAC/PHY系統開發，包括軟體/韌體設計、IC功能驗證、系統效能優化、軟體驅動程式/SDK及客戶支援（熟悉架構、軟韌體、除錯、優化及測試相關工作） •開發PCIe Linux或嵌入式作業系統驅動程式 •開發自動化驗證（使用C, C++, Python） •與類比/數位團隊合作，從原型設計到量產共同開發晶片 •協助客戶設計導入並支援量產

Wi-Fi架構和數位電路設計 整個晶片的時鐘、測試和重置規劃 低功耗數位設計 從RTL到閘級的SoC晶片整合，包括時序收斂和可測試性 設計方法和整合流程改進

• Linux/Android 系統軟體的設計、開發、整合、測試、除錯、交付及維護。 • Linux/Android BSP (Board Support Package) 的訂製、開發、整合、測試、除錯、交付及維護。 • 將Linux/Android移植到不同的硬體平台(FPGA, real chip, …)及bring up。 • 識別、分析及解決系統問題。 • 進行系統效能分析、優化系統效能與資源配置。 • 軟體開發相關文件的建立。 • 與世界各地進行跨部門及跨公司的合作。

1. Responsible for high-speed UCIE development, including architecture definition, verification, and customer support (familiar with architecture, firmware, debugging, optimization, and testing tasks). 2. Define architecture and specifications through simulations. ( Matlab ) 3. Develop test automation. 4. Collaborate with the team to establish system prototypes and optimize performance. 5. Achieve product integration for clients and support mass production.

1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip

根據不同專案使用的各種CPU架構: 1. 規畫用於system bring-up到量產所需的測試程式 2. 開發各類功能及SRAM測試程式(程式撰寫與模擬, 機台驗證) 3. 基於對CPU design的了解以及實驗設計, debug post-silicon DPPM, RMA問題