轉職熱搜工作

1. Serdes IP設計開發, IC功能驗證與系統效能改善, e.g. 50G/100G/200G/300G/400G. 2. 與類比/數位/演算法團隊合作共同開發晶片從雛型設計到量產 3. 負責實作演算法或韌體設計,並在設計階段協助開發團隊建立模擬模型來增加驗證涵蓋率 4. 設計自動化驗證高速介面並除錯, 並支持IP導入產品與客戶應用

1.熟悉計算機架構與作業系統，具備Linux/Android系統相關知識者尤佳。 2.熟悉Python、C/C++。 3.具備系統效能分析或低功耗系統開發經驗者佳。 4.喜愛電腦/手機遊戲，對於遊玩體驗最佳化有高度興趣，樂於接受挑戰，具備自我驅動力及責任感，並勇於學習不同領域的知識。 5.具備良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在各團隊間有效合作。

CPU Physical Implementation Engineer Responsible for physical design and development activities of MediaTek’s Ghz ARM/Imagination-based graphics processors, AI processors and neural network DS. Involve in activities encompass physical design and analysis of complex and timing-critical graphics processor AI processors and neural network DSP. Technical disciplines include Physical Implementation (floor-planning, place and route, RC extraction, timing and power optimization) & signoff (DRC, LVS, STA, PI).

1. 分析AI應用業務落地需求，與相關部門和用戶溝通，了解系統需求和功能 2. 分析和解決系統運行中的問題，找出系統瓶頸 (包含模型推理及應用pipeline) 3. 持續改進系統性能，提出優化建議和實施方案 4. 與其他工程部門充分溝通，共同找出可行優化方案

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗，提供不同的職級

1. SoC平台記憶體(Memory)系統驗證 2. Memory驗證包含Pre-silicon與Post-silicon階段之功能測試、電性量測與系統穩定度驗證 3. Memory驗證工作與SoC設計、PHY設計、SI/PI團隊及軟體團隊密切合作，確保記憶體子系統於量產前達到最佳效能與穩定性

1. 針對各類 benchmark 進行分析，辨識性能瓶頸、功耗瓶頸，並評估熱管理機制之影響。 2. 建置並實作 benchmark 之系統模型，以評估 SoC 最佳化之可行性與潛在效益。 3. 持續追蹤不同平台 benchmark 之最新進展，聚焦於系統層級之改善方向與策略。 4. 彙整分析與建模結果，提出具可落地性之系統/SoC 最佳化建議，並與跨部門團隊協作推進改善與成效驗證。

1. 先進SoC晶片設計整合 2. 先進製程 IC 設計實現與技術開發 3. 關鍵 IP RTL-2-GDS 技術開發

1. Architecture design and RTL implementation for Smartphone and automotive chip 2. Smartphone SoC and mobile computing platform design. 3. System bus and high speed interface designs