轉職熱搜工作

Responsible for physical design and development activities of MediaTek’s Ghz ARM/Imagination-based graphics processors, AI processors and neural network DS. Involve in activities encompass physical design and analysis of complex and timing-critical graphics processor AI processors and neural network DSP. Technical disciplines include Physical Implementation (floor-planning, place and route, RC extraction, timing and power optimization) & signoff (DRC, LVS, STA, PI).

本職缺強力召募數位晶片工程人才，具備以下任一領域專長者即歡迎投遞履歷 1. 混合訊號系統晶片整合 2. 系統晶片功能RTL設計 3. 系統晶片邏輯合成(SYN)與測試 4. 系統晶片自動繞線APR與驗證 5. 數位晶片架構與邏輯設計 6. FPGA設計驗證

工研院基於維護原住民就業權益及善盡社會責任，特別規劃原住民定額僱用徵才專區，歡迎具原住民身分的您一起加入工研院大家庭！(本專區為建立原住民人士履歷資料庫使用，非具原住民身分者，請至其他職務進行投遞應徵。) 電子與光電系統研究所主要研發領域包含 AI晶片、化合物半導體、數位/類比及混合訊號晶片設計、異質整合、量子電腦與智慧顯示互動系統等前瞻科技。本所積極建構優質環境讓同仁專注研究、開發系統整合及應用導向的前瞻技術。 本所強力召募IC設計/製程開發與整合等領域的人才，若您具備相關學經歷，歡迎透過本專區投遞履歷。 ※本職缺依據原住民族工作權保障法，如非具備該身分者，請前往其他職務應徵。 ※屬『定額僱用』員額，歡迎或優先僱用『原住民』，以盡法定義務。

FPGA-數位電路研發/整合/驗證 工作內容包含: 1. SoC FPGA架構設計 2. SoC FPGA整合 3. 數位電路設計 4. 數位電路驗證 5. 系統平台驗證

本職缺EDA人才，工作內容如下說明，具備任一領域專長者即歡迎投遞履歷 1.結合AI技術探索/開發EDA工具，應用範圍涵蓋: *基於既有EDA工具開發全自動化參數探索/優化演算法、工具 *開發2.5D/3D晶片設計/分析演算法(考慮功耗、效能、面積條件) *開發多重物理 (電、熱、力、..)等新型AI 數值分析/計算求解器(Solver)，加速收斂時間 *開發生程式IP/SoC驗證技術，加速驗證收斂 2.了解/探討 強化學習、生成式AI等最新理論研究議題 3.了解/使用既有EDA工具，分析2.5D/3D 系統晶片之功耗、效能、面積

1.具備類比IC/電路設計/混合訊號積體電路設計能力 2.PPG/ECG等類比前端控制電路設計與整合 3.並負責與系統端及數位端進行分工協調

我們正在招募一位熟悉生成式AI技術且擅長前端數位設計的工程師。本職缺專注於運用前沿商業或開源 LLM，於RTL設計、RTL優化、simulation testbench生成、formal testbench 生成等數位設計流程，開發提升設計自動化與效率之 AI 演算法。您將與RTL設計工程師、DV驗證工程師與AI專家合作，共同推動數位設計智能化。另外, 您也會研讀期刊,開發並評估效果, 並撰寫技術文件,專利或paper投稿.

我們正在重新定義晶片設計的未來，不再僅僅是設計電路，而是打造一個能夠「自我演化」的晶片設計大腦。我們正在招募具備 IC 設計與 AI 技術熱忱的工程好手，一起開創 IC 設計新時代！您將與跨領域專家攜手打造 IC Design Autonomous 的未來——運用最先進的 GAI 技術，實現從規格生成、RTL 編碼到自動化 QC 錯誤清除的完整 IC 生命週期自動化，並建立自我進化的生產力循環，讓 AI 真正落地於 IC 設計流程！ *任務描述 - 全流程自動化：設計並實作端到端的自主設計代理人 (Agentic AI) 框架，涵蓋 Spec-to-RTL 與自動化 QC 修復 - 架構演進：利用 GAI 技術進行 PPA (Power, Performance, Area) 優化，開發具備自我回饋、自我學習能力的設計閉環 - 技術領導：指導跨團隊協作，將 IC 設計流程中的自動化瓶頸，轉化為 AI 可理解並自主執行的架構 - 知識體系建構：構建領域專屬的 Knowledge Base 與 Multi-Agent 協作框架 - 研究創新：研讀最新技術、發表專利論文，將前沿研究轉化為實際應用

We are looking for a highly skilled DFT CAD and Methodology Expert to develop and deploy advanced test methodologies for next-generation data center and AI ASIC. Enhancing the efficiency and quality of our ASIC development and testing procedures. The successful candidate will work within the CAD team to innovate test solutions for complex 2.5D/3DIC, ensuring high quality and yield for advanced packaging technologies. Key Responsibilities • Methodology Development: Develop and deploy robust CAD flows for scan insertion, ATPG, pattern simulation, and Memory BIST (MBIST). • Tool Automation: Create scripts (Python, TCL, Perl) to enhance and automate DFT flows, accelerating simulation runtimes and improving quality of results (QOR). • EDA Tool Integration: Collaborate with EDA vendors to enhance tools for advanced packaging, including test verification and pattern generation. • Support & Debug: Support DFT integration teams with CAD flow issues, debug complex issues, and provide technical mentorship. • 3DIC/2.5D Expertise: Develop and implement testing strategies for chiplets and TSV-based 3D stacks. • Location: Hsinchu, Taipei, Singapore.