轉職熱搜工作

工作項目： 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件： 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。

職稱：微處理器設計工程師(Processor Design Engineer) 徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作項目： 1. SoC Bus Acrchitecture planning 2. DDR controller efficiency analysis 3. System bandwidth estimation/analysis and profiling 4. SoC performance emulation. 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業者 2. 熟悉 Verilog 3. 具3年以上下列相關經驗者佳： (1) 熟悉 SoC bus architecture (2) 熟悉 DDR protocol 以及utilization improvement (3) 有系統效能分析與 memory bandwidth 的經驗 (4) 具有 Zebu或類似之 emulator 整合與驗證經驗

徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

【公司介紹】 喬訊科技股份有限公司專注於高頻高速、高電流連接器產品之研發、製造與全球市場開發，產品應用涵蓋 AI Server、資料中心、工業自動化、電動車、機器人、通訊設備與高階電子設備等領域。公司初期將建立核心研發團隊，從產品設計、機構開發、材料選用、模具導入、樣品驗證到量產轉移，打造具國際競爭力的連接器產品線。 喬訊科技的目標，不只是成為一家連接器公司。我們希望建立具全球競爭力的高速傳輸與高功率互連技術平台，服務 AI、資料中心、工業自動化、機器人及新能源產業。 未來五年，我們將以台灣研發中心為核心，逐步建立中國製造基地、美國市場據點及新加坡區域營運中心。如果您期待的不只是工作，而是參與一家企業從 0 到 1、從台灣走向世界的成長歷程，我們誠摯邀請您加入。 本職位為喬訊科技創業初期核心職位，將直接參與公司產品策略、市場布局及全球營運體系建立。優秀人才未來將有機會晉升核心幹部並參與公司長期激勵與持股計畫。 我們不是在找員工，而是在尋找未來一起打造國際級連接器品牌的創業夥伴。 【工作內容】 1. 負責高頻高速、高電流連接器產品之機構設計與開發。 2. 依據客戶需求、應用場景與產品規格，進行連接器結構設計、材料選用與製程評估。 3. 使用 3D CAD 軟體進行產品建模、2D 工程圖、公差分析與設計文件建立。 4. 參與新產品開發流程，包括概念設計、樣品製作、測試驗證、設計修正與量產導入。 5. 與模具、沖壓、射出、電鍍、組裝、品保及供應鏈團隊協作，確保產品可製造性與品質穩定性。 6. 協助執行 DFMEA、設計審查、可靠度測試、失效分析與工程變更。 7. 支援業務與 FAE 團隊進行客戶技術溝通、規格確認及客製化設計。 8. 協助建立公司連接器產品標準、設計規範、測試規範與技術資料庫。 9. 針對高頻高速產品，協助 SI 工程師進行阻抗、串擾、插入損耗、回波損耗等設計優化。 10. 參與專利佈局與新技術平台開發。 11. 需配合供應商、製造基地或客戶端出差。 【薪資待遇】 依能力與資歷面議。具連接器產業資深經驗者另議。 除固定薪資外，公司提供： ■ 年度績效獎金 ■ 專案獎金 ■ 新產品開發獎勵 ■ Design Win 獎勵 ■ 業績達成獎勵 ■ 年度盈餘分紅制度 ■ 關鍵人才長期激勵計畫 ■ 未來員工持股計畫（ESOP） 依個人及團隊績效表現核發。 【教育訓練與人才培育】 公司重視人才培養與長期發展，提供： ■ 新人培訓計畫 ■ 專業技術訓練 ■ 專案管理訓練 ■ 領導管理課程 ■ 海外市場實戰培養計畫 優秀人才將有機會參與美洲、歐洲、新加坡、東南亞及大中華區市場開發專案。