轉職熱搜工作

1. SoC設計平台與驗證環境相關工作規劃。 2. SoC設計平台開發維護與SoC驗證環境建置維護。 3. SoC設計驗證學界技術諮詢與協作服務。 4. SoC設計驗證相關中英文訓練課程教材編寫與授課。 5. SoC設計驗證相關國際合作。 6. 其它主管交辦事項。

1.設備整體規劃與機構設計： 主導自動化設備（尤以半導體、高精密量測設備、IC傳輸機構為優）的架構規劃、規格制定與細部機構設計。 執行精密機構設計（如：垂直升降/水平縮回機構、浮動結構、真空吸附系統等），並進行嚴謹的公差分析（Tolerance Analysis）。 數位優化與 AI 工具應用： 導入並利用 AI 輔助設計工具（如 Generative Design 創成式設計、AI 腳本編寫、參數化建模優化等），加速產品開發週期。 運用數位化工具進行技術文件管理、設計邏輯推導或跨團隊技術溝通。 工程模擬與分析驗證： 負責結構靜力學/動力學模擬分析（FEA），確保設備結構剛性，並預測/計算設備組件的平均故障間隔時間（MTBF）。 2. 實驗與驗證 (V&V)： 設計實驗以獲取物理數據，並將模擬結果與實際測試（如熱感測、應變計量測、震動台測試）進行比對與校對。 研發流程優化： 開發自動化腳本（Python/MATLAB）以串接 CAD/CAE 流程，提升模擬迭代效率。

1. 協助開發UCIe基頻/協定層晶片，並能獨立閱讀相關協定文件及規劃電路架構。 2. 感測電路融合演算法設計與驗證。 3. 其他臨時交辦事項。

DRAM IC circuit design: 1. Digital circuit design, Mixed Signal design , design verified by Verilog and Hspice 2. 需理解數位邏輯及CMOS元件動作, 可建立電路及模擬驗證 3. 對 Array structure & memory periphery control 有經驗佳 4. 對 High speed S2P/P2S, DLL clock de-skew, DCC 有經驗佳 5. 對 Design For Testing (DFT) 及BIST有經驗佳 6. 具備良好團隊合作精神及溝通能力, 主動且積極學習態度 Digital IC function verification: 1. build up verilog testbench 2. fullchip verilog simulation/verification 3. verilog behavior models creation 4. pattern pool coverage raising up

數位系統設計Digital System Design： 1.電源Power/綠能Green Energy/電池Battery/電動車EV/精密量測Precision Measurement等相關產品設計開發 2.須具備FPGA、Verilog HDL基礎知識 3.熟數位系統Digital System規劃、線路設計、PCB layout、FPGA、CPU/MCU應用尤佳

FPGA有兩個研究方向。將依應徵者專長及興趣，發展特定主軸。 1.金融交易系統研究：設計低延遲的高頻交易系統 2.AXI4/HBM/DDR/PCIe等高速介面整合應用

1. 4/5/6G modem hardware architecture and digital circuit design task 2. Define hardware architecture of a digital IP/system 3. Include Clock, Bus (AXI/APB/NOC/…), Async design, high speed IF, new IP for sub-sys design topic 4. IP and Subsys digital design and PPA optimization 5. Subsys integration from RTL to gate level including timing closure and testability 6. Design methodology and integration flow improvement

北美電信商晶片認證 1.北美各電信商(ex: AT&T, Verizon, T-mobile) 的晶片認證所需的儀表, 基站, 實網等不同領域的驗證需求. 2.針對不同類型的客戶產品評估需求/風險, 提前規劃預測試協助客戶順利取得北美電信產品認 3.內部多專案與客戶專案並行時, 內部協調測試資源優化各專案進行度並避免客戶緊急問題延燒

參與 5G/6G New Radio 行動通訊數位基頻 IC 與 IP 開發. 包括multi-RATs (2/3/4/5/6G) modem的架構設計, RTL 設計, 整合和驗證.

1. 4/5/6G modem Hardware platform IP and Subsys digital design and PPA optimization 2. Define hardware architecture of a digital IP/system: Include Clock, Bus (AXI/APB/NOC/…), Async design, high speed IF, new IP for sub-sys design topic 3. Subsys integration from RTL to gate level including timing closure and testability 4. Design methodology and integration flow improvement