轉職熱搜工作

工作說明： 1. SSD前端 PCIE APHY / DPHY / MAC電路驗證。 2. SSD前端 SATA APHY / DPHY / MAC電路驗證。 3. NVMe protocol & SATA protocol開發。 應徵條件： 1. 學士以上; 科系不拘。

工作項目： 1. Bluetooth SoC Firmware Development. 2. FPGA/ASIC Verification. 3. Customer Support. 應徵條件： 1. 碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子相關科系畢業為主。 2. 有 RTOS 相關開發經驗。 3. 精通 ARM / MIPS assembly, C or C++ programming language。 4. 個性積極, 自我挑戰, 善協調, 有創造力。 5. 依工作業務需求視情況需出差外派。

工作項目： 10G Server NIC MAC開發與驗證、後段整合，如： 1. Digital IC design. 2. Chip Integration. 3. FPGA verification. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 3. 精通英文。 4. 具相關經驗者為佳。

工作項目：主要職責： • 參與建置設計與模擬的自動化流程。 • 參與建置與改善部門的專案管理流程。 • 參與API開發 ( 包含測試、性能優化與說明文檔撰寫）。 應徵條件： • 資工或電機等理工相關領域的學士或碩士學位。 • 具備 3 年以上的 Python 開發經驗。 • 重視程式的可讀性與可維護性。 • 具備良好的問題解決能力、溝通能力與團隊合作精神。 • 參與過開源專案或擁有 GitHub 個人作品者佳。 • 具備多人協作開發經驗者佳。 • 具備網頁設計的經驗者佳（JavaScript / Python-Flask, Django等）。 • 具備桌面GUI的開發經驗者佳（PyQt）。 • 熟悉常用Database者佳（如 MySQL、PostgreSQL、MongoDB）。 • 熟悉系統/電路的設計與模擬流程（如: Ansys和Cadence平台），並有相關的自動化經驗者佳。 • 熟悉 TensorFlow、Keras、PyTorch 等機器學習框架者佳。

工作項目： 1. SoC Bus Acrchitecture planning 2. DDR controller efficiency analysis 3. System bandwidth estimation/analysis and profiling 4. SoC performance emulation. 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業者 2. 熟悉 Verilog 3. 具3年以上下列相關經驗者佳： (1) 熟悉 SoC bus architecture (2) 熟悉 DDR protocol 以及utilization improvement (3) 有系統效能分析與 memory bandwidth 的經驗 (4) 具有 Zebu或類似之 emulator 整合與驗證經驗

研究所以上，電子、電機、資工、相關科系畢業, 或相關工作3年以上經驗者,具下列任一條件者佳: (1) 具有 TV 色彩工程經驗. (2) 具有視訊處理相關演算法經驗或濃厚興趣者 (3) 熟色彩調整校正, 色域轉換等色彩處理經驗者 (4) 熟 DSP 與影像處理者

工作項目： DSP/Audio演算法開發、維護及優化。 應徵條件： 1. Bachelor‘s degree in EE/CS or similar. 2. Familiar with coding and optimization skills in C, C++, and assembly. 3. Experience in DSP SIMD programming. 4. Preferred Qualifications. (1) Experience in embedded system signal processing optimization, any of the following: Tensilica HiFi, CEVA, DSP, … etc. (2) Solid understanding and product experienceon on audio signal and audio codec processing and optimization. (3) Fundamental machine learning / deep learning knowledge.

工作項目： 負責下列工作項目之一 1. RF Transceiver設計。 2. LNA/Mixer/PA/VCO設計。 3. RF Frequency Synthesizer設計。 4. PGA/LPF設計。 5. RF EM Modeling。 應徵條件： 1. 碩士(含)以上; 電子電機、電控、電信、通訊等相關科系畢業。 2. 具射頻或類比電路工作經驗者。 3. 熟悉 Cadence EDA環境、Matlab。

工作項目： Switch/PON 數位IC設計 應徵條件： 1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2. 具基本的DATA Communication通訊知識為佳 3. 具RTL電路設計、驗證、合成經驗 4. 熟悉邏輯、電子與電路設計等相關經驗者為佳

工作項目： 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件： 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。