轉職熱搜工作

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目 : 1. Camera ISP影像處理及3A演算法開發。 2. Computer Vision (CV)電腦視覺演算法開發。 3. Artificial intelligence (AI) 機器學習演算法開發。 4. 帶領小組團隊研發。 應徵條件: 1. 碩士以上；電機電子工程相關、資訊工程相關。 2. 熟悉常用程式設計語言如C/C++/Matlab。 3. 具訊號處理或IC設計工作經驗者為佳。

工作項目： Memory Compiler quality verification and support。 應徵條件： 1. 碩士以上; 電機、電子、資工相關科系畢業為主。 2. Familiar with front-end & back-end model including verilog, liberty (nldm/ccs/lvf), dft, redhawk, lef, spice view。 3. Familiar with physical verification flows including drc, erc, lvs, rc extraction。 4. Familiar with Hspice, Spectre, Solido simulation tool & Virtuso, Laker layout tool。 5. Familiar with Scripting language: Python/Verilog/TCL/Shell/Makefile/C。 6. 具以下條件者佳： (1) 熟悉SRAM操作原理及bit cell特性。 (2) 從事SRAM錯誤分析及良率改善。 (3) 具矽智財合約管理經驗。

工作經驗：3年以上 工作項目： 1. Standard Cell Library 支援與維護。 2. NVM (eFuse, OTP, eFlash) IP 支援與維護。 應徵條件： 1. 碩士及以上電機、資訊相關科系畢業。 2. 熟悉 Verilog語法與RTL Synthesis及Simulation 等相關數位IC Design Flow者佳。 3. 有Standard Cell Library、Memory Compiler及 NVM相關經驗者佳。 4. 有矽智財管理或合約管理相關經驗者佳。

• Working with design, and architecture teams to define power targets. • Identifying opportunities for power optimization in existing design, and new power saving features, • Defining power optimization solutions.

1. Work with analog design team for USB/PCIE/SATA quality 2. Responsible for front-end design IP verification and debugging. 3. projects coordination and management.

本職缺為子公司編制，相關福利與薪酬制度依子公司規定辦理。 鋒霈旗下的 100％ 持股子公司——「鋒立實業」。 鋒立實業專注於「再利用化學品」的加工與製造，是集團推動 ESG 創新與資源循環的技術核心。由於近年化學品需求迎來爆發式成長，鋒立目前正處於持續擴廠與技術深化的關鍵期，因此我們非常急需像您這樣具備專業背景的人才，加入我們正在成形的專屬技術團隊。 1. 負責工廠內部資訊系統之開發、維護與整合（含資料庫與前端網頁設計）。 2. 架設與維護公司網站與內部管理平台，串接生產設備、儀器感測資料（Data Point），即時監控與資料視覺化。 3. 建立生產報工、稼動率、工時與異常停機資訊統計報表。 4. 整合人事出勤、加班、產線稼動等資訊，進行數據分析與儀表板呈現。 5. 負責資料庫設計與維護，確保資料安全與完整性，建立自動化統計與視覺化介面，支援主管即時查詢與決策。

1.機電、水電設備進行測試、保養、維護等作業。 2.支援工程相關業務。 3.主管交辦事項。 4.具備證照、實務工作經驗者尤佳。

工作項目： SSD專案 Leader，帶領團隊開發 SSD產品。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 具5年以上相關工作經驗： (1) 精通 SATA interface protocol. (2) 精通 PCIe interface protocol. (3) 精通 NAND flash protocol. (4) 精通 LDPC演算法。 (5) 精通 Digital design流程或具其他相關經驗者為佳。