轉職熱搜工作

1. 負責日常進料檢驗及記錄。 Daily incoming inspection and record the inspection result. 2. 材料異常之回饋。 NG material notification. 3. 材料異常改善後之品質確認。 Abnormal material improvement validation. 4. 統計每日進料檢驗實績。 Statistics analysis of Daily/Monthly Inspection. 5. 進料品質履歷表之建立及維護。 Incoming material quality status records/logs build-up and maintenance. 6. 部品限度樣件、標準樣品的管理。 Limit/Standard Sample Management. 7. 相關物料品質檢驗檔收發之登錄及歸檔。 Login and filing of relevant material quality inspection documents. 8. 更新/並相應地執行AQL抽驗作業。Updates/Performs AQL inspection accordingly. 9. 停用隔離不良物料。 Places non-conforming materials on hold. 10. 新開發承認物料抽樣計畫建立及檢驗。 Establishment and inspection of sampling plans for new development materials approval.

1. 製程中作業條件稽核。 Manufacturing process audit. 2. 製程成品及出貨品質之巡查。(含包裝檢驗) Finished products inspection and shipping quality inspection (including package inspection). 3. 統計製程管制。 Statistical process control(SPC). 4. 製程品質變異之分析回饋及追蹤，設變產品品質追蹤。 Analysis, feedback and tracking of process quality variation, and ECN change quality tracking. 5. 部品品質不良履歷之建立。 Record quality issue parts. 6. 重工品再檢之確認。 Rework Inspection. 7. 依年度計畫執行產品過程審核。 Perform product process audits according to the annual plan.

工作經驗：3年以上 工作項目： 1. Standard Cell Library 支援與維護。 2. NVM (eFuse, OTP, eFlash) IP 支援與維護。 應徵條件： 1. 碩士及以上電機、資訊相關科系畢業。 2. 熟悉 Verilog語法與RTL Synthesis及Simulation 等相關數位IC Design Flow者佳。 3. 有Standard Cell Library、Memory Compiler及 NVM相關經驗者佳。 4. 有矽智財管理或合約管理相關經驗者佳。

工作項目： Memory Compiler quality verification and support。 應徵條件： 1. 碩士以上; 電機、電子、資工相關科系畢業為主。 2. Familiar with front-end & back-end model including verilog, liberty (nldm/ccs/lvf), dft, redhawk, lef, spice view。 3. Familiar with physical verification flows including drc, erc, lvs, rc extraction。 4. Familiar with Hspice, Spectre, Solido simulation tool & Virtuso, Laker layout tool。 5. Familiar with Scripting language: Python/Verilog/TCL/Shell/Makefile/C。 6. 具以下條件者佳： (1) 熟悉SRAM操作原理及bit cell特性。 (2) 從事SRAM錯誤分析及良率改善。 (3) 具矽智財合約管理經驗。

• Working with design, and architecture teams to define power targets. • Identifying opportunities for power optimization in existing design, and new power saving features, • Defining power optimization solutions.

1. Work with analog design team for USB/PCIE/SATA quality 2. Responsible for front-end design IP verification and debugging. 3. projects coordination and management.

重要顧客への営業活動・案件フォロー 営業戦略立案、マーケティング活動、海外出張 本社各事業部への報告・連携 望ましい専攻分野：電気電子工学、機械工学（必須ではありません）

1-中興保全外包商 裝潢場配管配線 2-網路線配置 門禁系統 3-監視系統 對講機系統 4-拆除舊設備 售後服務 及 主管交辦事項

工作項目： SSD專案 Leader，帶領團隊開發 SSD產品。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 具5年以上相關工作經驗： (1) 精通 SATA interface protocol. (2) 精通 PCIe interface protocol. (3) 精通 NAND flash protocol. (4) 精通 LDPC演算法。 (5) 精通 Digital design流程或具其他相關經驗者為佳。

工作項目： 1. Audio post-processing performance tuning. 2. Audio fine tuning for acoustic performance optimization. 3. Familiar with audio acoustic and electrical characteristic measurement and data analysis. 4. Application for acoustic performance improvement. 應徵條件： 1. 碩士以上; 電子、電機、資工等相關科系畢業為主。 2. 具下列任一條件者佳： (1) 具有音訊處理相關演算法經驗或濃厚興趣者。 (2) 熟悉錄音工程與播放工程者。 (3) 熟音訊編解碼理論者。 (4) 熟語音訊號處理者。 (5) 熟語音降噪、AEC、麥克風陣列者。 (6) 熟 DSP 與音訊處理者。 (7) 熟語音辨識演算法者。