轉職熱搜工作

1. SOC platform 架構與RTL implementation 2. 負責 IP/子模組之 RTL 整合，組成 SoC (System-on-Chip) 或子系統的頂層設計。 3. 依據設計規格，串接不同來源或平台的 RTL，確保各模組間介面相容與功能正確。 4. 撰寫與維護整合 RTL 的頂層模組、配置腳本及連結測試環境。 5. 針對整合後的設計進行功能模擬、靜態時序分析（STA）、Lint、CDC 及等驗證工作，並協助 debug。 6. 與軟硬體、驗證、後端設計等團隊密切合作，確保整合流程順利與產品交付時程。 7. 編寫設計文件及協助設計交付相關事務。

我們正在尋找一位充滿熱情、以使用者為中心的 UX 設計師加入我們的團隊！你將負責設計直覺、流暢的使用者體驗，確保產品符合市場需求並帶來最佳互動感受。 工作內容： 【使用者研究與需求分析】 - 收集並分析目標使用者的行為、需求與偏好，透過問卷調查、訪談及使用者測試等方法深入了解用戶體驗。 - 協助團隊規劃使用者旅程，針對網頁與行動端使用情境進行評估與優化。 - 識別設計痛點並提出有效解決方案，根據用戶反饋持續迭代設計。 - 研究競品的使用者體驗，撰寫分析報告作為內部決策參考。 【產品設計與體驗優化】 - 以使用者為中心進行設計，打造適用於各種裝置的直覺化體驗。 - 將概念轉化為 Wireframe、Prototype 及使用者流程，確保流暢的互動體驗。 - 分析網站 UI/UX 設計，提出優化建議以提升使用者滿意度與留存率。 - 進行易用性測試與 A/B 測試，分析數據並推導具體可行的優化方案。 【跨部門協作】 - 與產品經理、前端工程師及行銷團隊緊密合作，確保產品符合使用者需求並提供一致的體驗。 - 以數據為依據支援決策，確保優化方向具備客觀分析與成效指標。 【應徵條件】 - 面試請提供線上作品集。 如果你/妳有信心能夠勝任這份工作，歡迎提供你/妳的個人履歷與作品集！

職缺說明 我們是聯發科技IT MLOps平台團隊，致力於打造高效、可擴展的MLOps平台，提升企業AI模型開發、部署與運維自動化能力。團隊積極導入最新技術並持續學習成長，尋找具備MLOps平台架構設計與實踐經驗的菁英，一同推動公司AI數據驅動轉型。 歡迎對雲端/地端AI平台、機器學習自動化與大型系統架構有熱情的你加入我們！ 工作內容： 1 規劃並設計企業級MLOps平台架構，負責專案規劃、目標訂定、技術選型與落地執行。 2 與跨部門團隊AI合作，協助把商業問題拆解為可自動化實現的AI工作流，支撐AI模型端到端生命周期管理。 3 主導平台核心模塊建置：模型訓練/部署管線、CI/CD for ML、資料流通與版本控管、模型監控與資產管理等。 4 推動企業級MLOps標準化、流程自動化與最佳實踐，優化模型運營效能、穩定性及安全性。 5 參與平台持續優化與技術創新，導入新技術·新工具如Kubeflow、MLflow、Vertex AI等，提升平台功能。 6 協助建立團隊技術文化，分享MLOps相關知識、推動內部技術培訓與交流。

1. Design and RTL implementation of SoC debug modules 2. Integration and verification of debug components (e.g., trace, monitor, access port) 3. Debug signal capture, trace, and analysis for SoC platforms 4. Support SoC debug flow and issue localization 5. Collaborate with cross-functional teams to optimize debug performance 6. Documentation and test specification for SoC debug features 7. Location: Taipei/Hsinchu

1. Design and RTL implementation of SoC debug modules 2. Integration and verification of debug components (e.g., trace, monitor, access port) 3. Debug signal capture, trace, and analysis for SoC platforms 4. BUS topology and debug mechanism circuit design 5. Support SoC debug flow and issue localization 6. Collaborate with cross-functional teams to optimize debug performance 7. Documentation and test specification for SoC debug features

We are looking for a DFT Engineer to define and implement DFT architectures for data center ASIC products. The role involves developing test strategies, integrating DFT features, and improving test coverage for mass production. You will work closely with design teams to ensure robust DFT solutions, yield improvement, and quality. Key Responsibilities • Develop and optimize test strategies to achieve coverage and manufacturing goals; analyze and improve test coverage. • Integrate DFT features at RTL and gate-level, supporting both top and block-level DFT planning and implementation. • Perform ATPG, fault simulation, and coverage analysis. • Collaborate with BE and PD teams to ensure DFT-friendly timing and support IR convergence in test mode. • Lead silicon bring-up and debug of test features; conduct failure and yield analysis. • Work with product teams to facilitate pattern generation, validation, and DPPM improvement.

1、品質檢驗：執行原料、製程、半成品與成品的檢驗與測試，確保符合規範。 2、文件管理：撰寫、審核與維護品質相關文件（SOP、檢驗報告、品質紀錄）。 3、異常處理：追蹤並分析製程或產品異常，提出改善措施並協助跨部門解決。 4、稽核作業：配合內部稽核與外部審查（如 GMP、ISO），準備資料並改善缺失。 5、品質改善：蒐集數據，進行統計分析，提出改善方案以提升製程穩定性。