轉職熱搜工作

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 b. 熟類比電路設計、信號處理相關領域或有興趣者。 c. 熟ADC、PLL相關領域或有興趣者。 d. 對高速傳輸介面 (SerDes, PCIe, USB, PAM4) 電路設計有興趣者。 e. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。

1. 協助定義晶片規格 2. 負責類比電路設計和模擬 3. 指導完成晶片版圖 4. 協助完成晶片驗證和測試 5. 協助解決晶片量產問題 6. 支援晶片導入客戶端設計 工作所需經驗及條件： 1. 具備扎實的電路理論基礎，精通類比積體電路原理及設計技巧 2. 掌握 Opamp、Bandgap reference、LDO、Comparator、DAC、ADC、OSC、RC振盪器等類比電路的架構 3. 熟悉 HSPICE、Cadence 等 EDA 工具 4. 熟悉 SPICE model 的使用方式 5. 具數位邏輯電路的基本觀念 6. 具有規劃晶片驗證的能力 7. 具備架構微系統的設計能力 8. 具有運用 CMOS BCD 工藝的經驗為優先 9. 良好的理解、溝通學習能力和職業穩定性 10.可選擇任職於新竹總公司或台北辦公室

FPGA有兩個研究方向。將依應徵者專長及興趣，發展特定主軸。 1.金融交易系統研究：設計低延遲的高頻交易系統 2.AXI4/HBM/DDR/PCIe等高速介面整合應用

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟悉 Linux工作環境以及 TCL/Perl/Shell/Python script b. 熟悉 Digital IC Design Flow (Front-end or Physical Design/APR), 例如 Synthesis, DFT, STA, Simulation等

【工作內容】 結合軟硬體協同設計、作業研究(Operation Research)、數學建模與資料工程，開發專為AI晶片加速推論與強化硬體效能的演算法與中介軟體，於特定晶片硬體架構優化任務部署、模型量化壓縮與優化。 1.AI晶片中介軟體演算法設計與開發：設計與發展適合特定硬體加速器(如：NPU/GPU/FPGA)的模型量化(Quantization)、剪枝(Pruning)、任務指派與資源配置演算法，監控並優化模型表現，完成版本迭代。 2.數據資料建構與模擬：依據AI晶片與加速器之推論中介軟體框架與流程，利用AI技術建模，並於模擬環境預測效能與資料清洗，再依據實體硬體資源規格採集並統計分析效能運算數據。 3.模型部署與系統整合：部署AI模型及演算法於Mini Data Center或Edge AI平台，開發高效能硬體抽象層或驅動串接程式。 4.趨勢應用與導入：追蹤研析AI加速器發展趨勢，並據以發展新興技術，以運用於實證場域。 【需求條件】 1.精通Python、C相關(C、C++、C#)程式語言與Linux開發環境，熟悉各式AI加速器底層推論框架，通用框架如：vLLM、llama.cpp、ONNX Runtime等；專用框架如：PyTorch、ONNX、TensorRT、Triton Inference Server、OpenVINO等；有封裝演算法與應用系統串接的實戰經驗、熟習LLM、VLA、RAG者尤佳。 2.具備數位電路架構、記憶體頻寬限制，及訊號處理或電腦視覺之專業知識，以及IC設計所產生的結構化數據處理經驗，並能與硬體協作調優系統效能。 3.擁有處理海量數據及基本數據視覺化能力。 4.熱忱學習，可快速掌握新技術，能規劃技術規格，編寫技術文件，並轉化實作為技術產品；同時擁有良好的邏輯思維與跨部門溝通和團隊合作能力。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一、二及三廠廠區。 招募對象： 大三(含)以上、碩士班或博士班之資工、資科、電腦工程、數學等相關科系在學生，具下列任一條件者佳： a. 熟悉 Python、C/C++ 或 SQL。 b. 熟悉 PyTorch / TensorFlow / Keras 等深度學習框架者佳。 c. 具備資料分析與特徵工程概念。 d. 具備良好溝通能力及對資訊敏銳力強 e. 對機器學習與演算法的優化有興趣者。

負責IC測試機台的功能開發設計及驗證，並將產品導入量產 1.數位硬體電路(FPGA, DDR, PCle)設計 2.選用零件、設計線路圖、審查PCB layout、單板功能測試、撰寫驗證報告