轉職熱搜工作

工作項目： 1. 一般事業廢棄物管理(環保局網站申報清除數量、通知合約廠商清除、日常廢棄物場域管理)。 2. 對外環保單位綜合窗口及ISO14001環保法規查核業務(廢棄物)。 3. ISO、車用電子TS16949、OHSAS內部稽核員。 4. 固定資產(乙財)(建立制度及落實日常管理)/移動式辦公傢俱設備管理。 5. 公司贈禮部門暨同仁訂購之系統規劃與執行 。 6. 年度定期性專案規劃與執行(筆記本設計/年節禮盒規劃等)。 7. 各項總務工作專案企劃/研究/問題解決與支援。 8. 總務工程暨行政綜合作業。 9. 全廠區監工和災害應變輪值與協同。 10. 其他主管交辦事項。 應徵條件： 1. 具園區總務綜合性業務相關行政實務經驗3年(含)以上，且可獨立運作。 2. 積極、樂觀、細心、與人互動關係良好。 3. 熟悉Auto CAD軟體運用者佳。 4. 具乙級(含以上)廢棄物處理專責技術人員證照及實務經驗。 5. 需具備汽、機車駕照及駕駛經驗。 6. 需可配合假日值班。

工作項目： 1. 全廠區會議室管理、規劃與執行。 2. 全廠區生活類機器設備規劃、管理與問題解決。 3. 公司重要慶典與祭祀專案規劃、管理與統籌執行。 4. 參與家庭日活動規劃執行。 5. 參與尾牙活動規劃執行。 6. 公司新式樣獎座規畫設計與服務執行。 7. 全廠區監工和防災應變輪值與協同。 8. 總務性費用報銷、分析與檢討。 9. 外點辦公室等業務管理。 10. 全廠區園藝造景規劃與管理。 11. 其他主管交辦事項。 應徵條件： 1. 具園區總務綜合性行政實務經驗3年(含)以上，且可獨立運作。 2. 積極、細心、與人互動關係良好。 3. 需具備汽、機車駕照及駕駛經驗者。 4. 可配合假日值班者。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。

工作項目： 1. 客訴RMA處理 2. 故障分析(EFA/PFA) 2. 重大客訴分析客戶窗口 3. 產品DPPM改善提升 4. 品質改善CIP專案規劃及推動 5. 記憶體廠商品質管理(驗證/良率/變更/稽核/異常處理) 應徵條件： 1. 學士以上，電子/電機/物理/化學等相關科系畢業者佳 2. 具7年以上具記憶體製造商產品工程或品管經驗經驗者佳。

我們正在對公司進行流程改造與升級，尋找對「公司流程優化、行政制度建立與跨部門協作」有高度興趣的人才加入，針對內部的流程進行改善與優化，導入專案軟體強化工作效率，打造智慧營造事業與管理模式。 工作內容包含以下： 1.協助彙整各部門相關流程以及找出需改善環節並提出改善方法 2.設計工作SOP，並優化跨部門溝通流程 3.學習與操作公司專案軟體、AI工具，並執行相關串聯工作設計與測試 4.協助新流程導入，進行流程說明、操作協助與問題回饋整理 5.跨部門溝通協調，蒐集使用者回饋並協助流程與系統優化 7.依專案需求支援其他行政流程或內部制度改善相關事項 8.持續更新與學習營造產業新的工程技術與管理工具 9.新業務之簡報製作與標案資訊彙整 此職務為公司內部幕僚工作，並會同時接觸專案執行與營造公司內部溝通之工作領域， 歡迎有興趣前往營造產業以及對智慧工具導入工作流程有興趣的夥伴加入。

1. Spice Model/PDK技術管理 A. Fab Spice Model/PDK maintenance B. SPICE Model Extraction/Optimization/Modification C. PCELL Skill/PDK Creation 2. Silicon to Simulation Verification 3. Device measurement & characterization 需求條件 1.需具備四年以上Spice Model/PDK相關經驗 (以上具任一專長即可) 2.具備S2S實務分析經驗、DC/RF量測經驗、熟悉ICCAP操作、Python skill等相關經驗者尤佳 3.熟悉半導體元件物理並有HKMG/FinFET先進製程相關經驗者尤佳 4.Good Team Player

工作項目： SSD專案 Leader，帶領團隊開發 SSD產品。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 具5年以上相關工作經驗： (1) 精通 SATA interface protocol. (2) 精通 PCIe interface protocol. (3) 精通 NAND flash protocol. (4) 精通 LDPC演算法。 (5) 精通 Digital design流程或具其他相關經驗者為佳。

1.承接業務簽約的專案與廠內確認需求規格。 2.在執行專案上進行溝通與協調内外資源。 3.對客戶端及廠內跨部門協調。 4.掌握專案進度及確保專案品質。 5.執行設備裝機計畫及協助客戶量產驗收事宜。 6.須依專案需求配合國內、外出差。 7.其他主管交辦事項。 8.依據案件難易度及績效發放專案獎金。

工作項目： 先進製程元件工程、可靠度分析與驗證、製程平台整合與管理 應徵條件： 1. 具6年以上先進製程整合/元件技術/元件可靠度知識與可靠度驗證經驗之相關經驗者 (以上具任一專長即可) 2. 有HKMG/FinFET/Nanosheet先進製程相關經驗者尤佳 3. 碩士以上，電機、電子、物理、光電、材料、化學等相關科系畢業者尤佳