轉職熱搜工作

工作內容： 1. 負責PC軟硬件系統的安裝與設定，並協助機台的系統調整與操作熟悉。 2. 進行機台異常排除、問題診斷，包含上位及下位機台通訊整合測試。 3. 協助進行系統數據收集、編製表單及報告，確保資料紀錄準確完整。 4. 即時抓取並分析LOG，協助異常問題排除及故障排查。 5. 前往客戶現場參與試運轉調整或駐廠工作，確保項目運行順利。 6. 於無塵室環境中進行裝配工作，包含設備測試、電腦組裝及其他相關任務。 7. 建置及規劃測試環境，擔任測試支援的關鍵角色。 8. 操作Windows10、Excel、Outlook、PowerPoint、Word等基本軟體工具，提升工作效率。 9. 熟悉並運用基本電腦軟硬件、網路及系統概念，協助團隊執行各項技術任務。 歡迎加入我們，成為技術團隊的一員，在半導體與自動化的前沿領域中一同成長與突破！期待您的加入，共同創造卓越的價值與未來！立即投遞履歷吧！

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳： a. 熟悉CMOS元件特性。 b. 熟悉SRAM/其他記憶元件特性。 c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool. d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電控、資工、資科等相關科系，並具備以下任一條件者佳： a. 熟悉 Mixed-Signal AI 流程開發及支援。 b. 對 EDA AI Agent 開發有興趣或具備相關經驗。 c. 熟悉 MCP (Multi-Chip Package) 及 Digital Design Flow 相關技能開發。 d. 熟練使用 Python, C/C++, TCL 等程式語言。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟 C、C++、Linux、Assembly，具 DSP 及 audio/video processing 相關經驗或興趣者。 b. 熟悉 PCIe (G5/G6/G7) Phy、Type-C、eUSB2 等高速介面開發。 c. 對 Smart NIC (400G/800G)、Ethernet switch 或 Automotive Gateway (車用網關) 具開發經驗或興趣者。 d. 具網路 embedded system 開發經驗，熟網路基本概念。 e. 對 RF、Microwave, AD/DA, FPGA 硬體設計有興趣者。 f. 具實體層數位信號處理設計有興趣，並熟 DMT、OFDM 或 ASIC 邏輯線路設計者尤佳。 g. 對通訊網路、多媒體、電腦週邊、智慧互聯或車用電子產品之系統韌體或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控等相關科系，並具備下列任一條件者佳： a. 熟悉相關 tools (Astro, Encounter, IC Compiler) 者。 b. 熟悉 IC 後段設計流程, 具相關 APR 經驗及有興趣者。 c. 對於開發及推廣 Physical Design Flow 有興趣者。 d. 具程式設計 (TCL, Perl, C/C++) 能力者佳。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 對影像處理演算法熟悉或有興趣。 b. 熟悉語音訊號前置處理與語音辨識或有興趣。 c. 對通訊實體層或跨層演算法設計有興趣者，熟通信協定標準者尤佳。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟悉數位信號處理、數位通信系統。 b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。 c. 熟悉計算機架構或對 SoC 設計有興趣者。 d. 具有電路設計、製程整合、元件經驗或有興趣者。 e. 熟悉 HDL 設計。 f. 對通訊網路、多媒體、電腦週邊、車用電子產品或程式設計有興趣者。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具備下列任一條件者佳： a. 熟悉 C/C++、硬體描述語言 (Verilog) 和驗證語言 (Vera/systemVerilog)。 b. 具 IC 設計經驗者佳。 c. 對晶片設計驗證或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工等相關科系。 3. 具備下列任一條件者佳： a. 熟 C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA 環境。 b. 熟類比電路設計、數位信號處理及有興趣者。 c. 對 PAM4 SerDes (112G/224G)、Optical PHY、車用電子 (Automotive IO/Gateway) 開發有興趣者。 d. 具 ADC、PLL、高速 Crypto 相關經驗及有興趣者。 e. 對通訊網路、聯網多媒體、電腦週邊、智慧互聯產品或程式設計有濃厚興趣者。

應徵條件： 1. 瑞昱強力招募(1)116年度研發替代役及(2)預聘116年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信等相關科系，並具備下列任一條件者佳： a. 對 RF IC 設計有興趣者。 b. 熟 CMOS/SiGe RF 設計及通訊系統經驗尤佳。