IC封裝設計工程師
面議（經常性薪資達4萬元或以上） 40000元
新竹市東區
2~3年工作經驗
負責 IC 封裝基板設計與 layout 相關工作，依據產品需求進行封裝基板設計規劃、layout 佈局、設計檢查與供應商 review。此職位需要與晶片設計、製程、模擬、OSAT 與基板廠等團隊協同合作，確保封裝基板設計符合產品需求、設計規則、可製造性與量產條件。
主要職責：
• 使用 Cadence APD / SiP 等封裝設計工具，參與 WBGA、FCCSP、FCBGA 等封裝基板設計與 layout 佈局。
• 依據產品需求進行 floorplan、die bonding pad / flip chip bump arrangement、bump map、ball map、PKG pin-out 與 substrate routing，並協助完成 design verification 及 tape-out / release 資料確認。
• 與晶片設計、製程、模擬等內部團隊合作，確認封裝設計需求、設計限制與 substrate stack-up。
• 與 OSAT（封裝 / 測試廠）或基板廠對接，進行 substrate design review，確認封裝外形圖、基板設計資料、BOM 與相關交付資料符合設計與製造需求。
• 執行或協助確認 substrate layout 的 design rule、DFM、DRC、connectivity、short / open 等檢查結果，並追蹤 design review 問題、修改紀錄與相關技術文件，確保設計符合製造與量產需求。
• 依專案需求支援 interposer / substrate co-design 等先進封裝相關設計工作。
需求條件：
• 電機、電子、機械、材料或其他理工相關領域之學士或碩士學位。
• 具備二年以上封裝基板相關設計經驗，熟悉 WBGA、FCCSP、FCBGA 等封裝基板設計流程。
• 具備使用 Cadence APD / SiP 或相關封裝設計工具之經驗。
• 熟悉封裝基板 layout、bump / ball map、PKG pin-out、substrate routing、stack-up 與相關 design rule。
• 了解封裝基板 DFM、製程限制與可製造性要求，並具備 DRC、connectivity、short / open 等設計資料檢查經驗。
• 具備良好的問題分析、溝通協調能力，能與跨部門團隊、OSAT 及基板廠協同合作。
優先考量項目：
• 具備 advanced package、interposer、RDL、fan-out、2.5D / 3D IC、多晶片封裝或 chiplet package 等先進封裝基板設計實務經驗。
• 具備高 pin count、高密度 routing 或高速產品之封裝基板 layout 經驗，能依據 pin-out、routing rule 與 substrate stack-up 進行設計規劃。
• 具備與 OSAT（封裝 / 測試廠）或基板廠完成 substrate design review、tape-out / release 或量產導入的完整專案經驗。
展開
