轉職熱搜工作
您正在找前端開發工程師的工作,共計476筆職缺在等你,馬上去應徵吧!
-
工研院資通所_數位信任工程師(A401,工作地點: 台北)
面議(經常性薪資達4萬元或以上) 40000元 台北市中山區 工作經歷不拘《工作內容》 1.開發數位信任相關技術,如基於信任根的核心架構及應用。 2.開發金融相關的數位信任應用,如電子簽章系統。 3.開發AI應用的數位信任技術,以確保AI應用部署的可追溯、AI代理人的可信任。 《職務亮點/優勢》 面對AI普及後的數位世界真真假假,開發可確認數位身分、數位資產為真的技術及應用,以打造可信任的AI應用,乃至於服務型機器人應用。展開 -
工研院產業學院_數位學習與行銷科技工程師(B000)
面議(經常性薪資達4萬元或以上) 40000元 新竹縣竹東鎮 工作經歷不拘1.數位學習與行銷平台前端維護及 UI/UX 優化 2.MarTech 數據追蹤架構佈建 3.生成式 AI(GenAI)應用導入與推動 4.跨系統 API 整合與自動化流程開發 5.其他交辦事項 擅長GTM、GA4、網站程式設計,熟悉數位教材製作及平台技術,能夠運用Prompt Engineering、AI工具進行異質系統對接實現自動化尤佳展開 -
工研院無人化科技所_無線通訊系統架構/研發工程師(D000)
面議(經常性薪資達4萬元或以上) 40000元 台南市六甲區 工作經歷不拘1.無線通訊系統架構設計與評估:負責 Sub-1G、2.4GHz Wi-Fi 等無線通訊系統架構之規劃、評估與建立,確保網路架構之穩定性、覆蓋率與傳輸效能。 2.Wireless 模組技術整合:主導多元無線通訊模組(Wireless Modules)的軟硬體整合、周邊介面控制及射頻/基頻訊號調校,解決系統級的無線干擾與連線問題。 3.基頻(Baseband)演算法開發與優化:針對特定通訊協定或專案需求,進行基頻演算法(如調變/解調、信道編碼、訊號同步、抗干擾等)的模擬、分析、實作與效能優化。 4.FPGA 驗證與實作:利用 FPGA 平台進行通訊基頻演算法或邏輯電路之硬體描述語言(HDL)撰寫、模擬驗證、系統級整合與 Debug。 5.跨平台與服務系統整合管理: (1)協調與管理通訊系統平台之服務整合,確保前端硬體/模組與後端平台服務(如雲端、網關、網管系統)之順暢對接。 (2)跨團隊(軟體、硬體、系統、PM)之技術溝通、協調與進度管理,主導技術規格制定。展開 -
-
(台中)資訊管理系統PowerBuilder程式設計師
面議(經常性薪資達4萬元或以上) 40000元 台中市南屯區 1~2年工作經驗依工作指派所需,主要負責ERP/MIS資訊管理系統程式分析及開發與維護工作 -
-
工研院感測系統中心_工程支援派遣人員(M000)
月薪 35000元 台南市安南區 工作經歷不拘1.無人機前端應用開發 2.感測器數據前處理與分析(需有MySQL資料庫相關經驗) 3.WebService整合(RESTful AP相關經驗I) 4.前端設計規畫與專案管理 5.其他交辦事項及相關的專案及活動支援展開 -
SSD前端系統設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘工作說明: 1. SSD前端 PCIE APHY / DPHY / MAC電路驗證。 2. SSD前端 SATA APHY / DPHY / MAC電路驗證。 3. NVMe protocol & SATA protocol開發。 應徵條件: 1. 學士以上; 科系不拘。展開 -
工研院資通所_無人載具系統管理平台開發前端工程師(U204)
面議(經常性薪資達4萬元或以上) 40000元 新竹縣竹東鎮 工作經歷不拘參與無人載具(無人機/自駕車/無人搬運車/機器人)應用與智慧交通系統後台(前端)開發,工作內容包含: 1. 前端UI/UX設計與開發。 2. 維護/更新既有產品線之功能與介面 。展開 -
高效能運算(HPC)前端設計資深工程師T1
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘工作項目: 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件: 1.碩士以上;電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗,熟悉 TCL/Perl/Python。 4.英文能力良好,聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳,例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰,對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。展開
