轉職熱搜工作

工作項目： 1. DDR IP(Controller) Verification and Analysis. 2. PCB/Package Layout Review and Assistance. 3. Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1. 碩士以上; 電機、電信相關科系畢業為主。

工作項目： 1. 先進製程標準元件庫電路佈局。 2. 先進製程記憶體電路佈局。 3. 客製化IP電路佈局與實現。 4. Fully Layout environment、flow and utility build-up. 5. In-house PDK development. 應徵條件： 1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 具5年以上下列相關經驗者為佳： (1) 熟悉 Virtuoso XL/Laker Layout editor使用。 (2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

1.定期執行基礎產品維護，如: 設備上潤滑劑、清潔等) 2.進行產品設備之維修，並做維修登入 3.除了定期產品設備維護、保養及維修外並預防問題發生

1. 配合客戶維修時間，至客戶端進行定期檢查及保養。 2. 分析產品功能異常狀況，並建立資料庫。 3. 負責維修報表之建檔與管理。 4. 負責公司產品相關檢驗測試工作。 5. 負責公司產品維修工作。 6. 編寫不良品維修手冊。 7. 提供維修技術問題之分析與諮詢。 8. 負責維修器具、零件的管理、保養與維護。 9. 負責異常狀況之追蹤處理。 10. 負責合約客戶之教育訓練。 11. 提供顧客正確產品使用及保養的知識。

工作項目：IC layout 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程、通訊工程等相關科系畢業為主。 2. 具3年以上 IC layout 或相關經驗者為佳。

工作項目： 負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 應徵條件： 1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

工作項目： 1. 設計2.5D/3DIC 封裝 2. 解決散熱問題與翹曲問題 3. Design Rule check 4. LVS check 應徵條件： 1. 具2年以上Info,Cowos 設計工程經驗者 2. 具2年以上EDA軟體解決Info/Cowos相關問題經驗者

工作項目： 負責 Physical design(APR & IC Fully Layout)。 應徵條件： 1. 碩士以上; 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。 2. 對 IC Layout有興趣者為佳，具3-5年以上相關工作經驗者尤佳。

工作項目： 韌體撰寫及解決客戶問題 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉 C語言 3. 熟悉 Orcad

工作項目： IC Fully Layout. 應徵條件： 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。