轉職熱搜工作

1.弱電系統、配線、施工等技術維修工作。 2.接受上級主管命令，協助工程師完成作業。 3.配合完成每日工程預定進度(到客戶端工作，非在辦公室內維修) 3.1 早上八點到客戶端即可下午五點下班(超過時間照公司規定填寫申請加班單) 4.因到客戶端工作下班時間偶而會因交通因素無法準時下班(需有責任感) 5.學習表現與主管溝通後適時調整薪資。

1. Power system architecture & key components evaluation. 2. DC/DC schematic & layout design & review 3. Test plan/report generation & execution

1. 執行 PKG TRA 風險/電性評估及效能並提出解決方案 2. 執行年度計畫與分析專案 3. 模擬/量測開發/制訂標準化-建立新模擬/量測/特性分析方法 4. 執行課內教育訓練，吸收新知識、新技術，提升工程師技能 5. 國內技術論文與專利發表 6. 其他主管交辦

1. 設計伺服器硬體組件（如主板、CPU），使用CAD軟體開發電路圖。 2. 進行硬體原型測試，執行功率和性能基準測試，優化設計。 3. 支持製造和客服，診斷硬體故障，提供技術支援。 4. 需要時與供應商溝通，處理設計相關的問題，確保產品品質。 5. BOM製作。

1. 客戶系統/物料出貨 及RD測試 物料準備 2. 每周定期 客戶PJM開會 物料狀況 review 3. 協助PM完成專案交付之工作 4 具備英文溝通

1.負責墨西哥廠 IT/MES系統的導入、升級與維護，精確控管時程、預算及人力資源，確保專案準時上線。 2.對接生產、品質及物流部門，將現場需求轉化為系統規格，並擔任總部 IT 與墨西哥在地團隊的關鍵橋樑。 3.執行 MES 與在地 ERP、WMS 或 SFC 系統的整合測試，並建立符合當地規範的 IT 標準作業程序 (SOP)。 4.需熟悉 MES 架構與 IT 基礎架構（伺服器/資料庫），並具備電子製造業（如 SMT、組裝）相關經驗。 5.中英文流利（必要），具備跨時區協作能力與高度環境應變力；具西班牙語溝通能力者優先錄用。

1.為研發同仁提供有深度的專利檢索與專利佈局建議，激發創意 2.應對研發專案，開展FTO分析 3.公司智慧財產權管理制度的落實跟進與稽核 4.應對知產爭議，如專利、商標、軟體爭議等 5.全球視野的智慧財產專項調研 6.公司內部人員培訓與宣導，營造公司創新氛圍

CAD1部｜DRC / LVS / LPE 工程師 一、部門簡介 CAD1部主要負責 IC 設計流程中的實體驗證與寄生參數萃取環境建置，涵蓋 DRC、LVS、LPE 等核心 CAD 技術，支援先進製程、記憶體產品、客製化 layout 驗證、rule deck 開發、PDK 對接與自動化流程建置。 本職務需與 TD、Layout、Circuit design、ME、Foundry/外部合作單位密切合作，確保設計規則、驗證流程與實際 layout 結果一致，提升設計品質、驗證效率與 tape-out 穩定度。目前工作也延伸至 3DIC、multi-die、HBM、hybrid bonding 等新型封裝與多晶片整合相關 CAD 挑戰。 二、主要工作內容 1. DRC Rule Deck 開發與維護 依據製程 Design Manual / Rule Spec / ESD 撰寫與維護 DRC deck。 將製程規則轉換為可驗證的 Calibre rule command。 建立 test case、驗證golden layout、regression flow，確認 rule deck 正確性。 分析 false error、missing check、corner case，持續提升 deck 品質。 2. LVS 驗證流程建置與除錯 維護 ICV LVS rule deck、device recognition、connectivity extraction 與 netlist comparison flow。 協助 layout / circuit design team 分析 LVS mismatch、short/open、device parameter mismatch 等問題。 釐清問題來源為 layout、schematic、rule deck、device definition 或 flow setting。 3. LPE / PEX 寄生參數萃取支援 建置與維護寄生參數萃取流程，如 RC extraction、net mapping、device mapping、post-layout simulation support。 協助分析 LPE 結果與 circuit simulation 間的差異。 支援先進製程、記憶體 array、custom circuit、high-speed interface 等 layout extraction 需求。 4. CAD Flow 與自動化開發 使用 Tcl、Python、Shell 等工具開發layout自動化流程。 建立 runset、command file、log parser、report generator、QA regression flow。 改善 DRC/LVS/LPE runtime、debug efficiency 與 release quality。 5. PDK / Foundry / 內部流程整合 驗證 PDK、rule deck、tech file、layer map、device map、constraint file 的完整性與一致性。 協助導入新製程、新工具版本、新 OS 環境與新 CAD flow。 支援內部使用者問題排查、教育訓練與文件化。 6. 跨部門技術溝通與問題解決 與 TD 確認 rule intent，避免規則認知差異造成誤抓或漏抓。 與 Layout team 合作分析 verification error，提供 debug 建議。 與 Circuit design team 釐清 LPE、LVS、sign-off 相關議題。 參與新 node、新產品、新平台的 CAD 支援規劃。 三、必要條件 電機、電子、資工、物理、工程科學或相關理工科系畢業。 熟悉 IC layout 基本概念，如 layer、polygon、net、device、cell hierarchy、GDS/OASIS。 具備 DRC、LVS、LPE/PEX 任一領域經驗。 熟悉 Linux/Unix 操作環境。 具備基本 script 開發能力，例如 Tcl、Python、Perl、Shell。 具備良好的問題分析能力，能從 log、layout、rule deck、netlist 中定位問題。 能閱讀英文技術文件、tool manual、design rule document。 具備跨部門溝通能力，能將技術問題整理成清楚的說明與改善方案。 四、加分條件 熟悉 Siemens Calibre DRC/LVS/xRC、Synopsys StarRC、IC Validator 或相關 EDA tool。 具備 SVRF、TVF、PEX rule、device extraction rule 撰寫經驗。 有 memory、DRAM、analog、custom layout 或先進製程支援經驗。 熟悉 PDK release、CAD flow release、regression test、QA methodology。 具備 GDS/OASIS data processing、layout auto generation、pattern generation 經驗。 有 DRC/LVS/LPE runtime improvement 或 large-scale layout debug 經驗。 有 2.5D/3DIC、TSV、hybrid bonding、HBM、multi-die verification 經驗尤佳。 具備良好的文件撰寫能力，能建立 guideline、debug note、training material。 五、適合的人格特質 喜歡分析複雜問題，能耐心追查 root cause。 對 IC layout、EDA tool、CAD flow 有興趣。 做事細心，重視驗證品質與 release 正確性。 願意與不同單位溝通，能把模糊需求轉成可執行規格。 喜歡透過自動化改善重複性工作。 面對新製程、新工具、新技術時，願意持續學習與建立方法論。 六、職務發展方向 此職位未來可往以下方向發展： DRC / LVS / LPE sign-off flow owner Rule deck / PDK methodology owner CAD automation / verification platform developer Advanced node / 3DIC / HBM CAD solution owner CAD project lead / technical lead

本行網路銀行功能類頁面切版維護、行銷活動類頁面切版維護 Responsible for layout and maintenance of functional and marketing pages for the bank’s online banking platform.