轉職熱搜工作

(請留意：為加快面試安排時間，僅限定投遞5個職缺)我們在找這樣的你：對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣；勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

1. 智慧型手機, 車用晶片, 個人/伺服器主機記憶體系統 (記憶體排程控制器, 共享系統快取) 及資料傳輸介面架構設計 2. 專注於運算單元 (CPU/GPU/NPU/DSP等) 與記憶體系統互動關係之系統軟硬體行為分析及最佳化 3. 記憶體系統效能/能耗模型建立及競爭分析

- 負責⼿機或modem模組的參考設計 - 設計開發驗證平台(EVB/phone)，產出相關設計和⽣產文件(線路 圖、物料清單、⽣產文件)，與CAD團隊實現PCB設計。 - 驗證平台製作與測試 - 提供技術⽀持，協助客⼾進⾏產品開發和⽣產。 - 分析客⼾需求或問題，以提供技術指導或解決⽅案，及後續產品的設計參考。

工作內容: 與工廠確認打樣及修版工作進度。 樣衣細節確認及商品品質流程追蹤。 會議記錄／版型確認／檔期安排 進度追蹤／出貨調度／訂單溝通 工作需具備: 需有基礎服裝打版基本知識與熟悉成衣生產製造流程。 耐心與責任心更是不可缺，且能保持創新的動力。

1. 在MediaTek VPU上設計與實作AI及電腦視覺SDK。 2. 使用MediaTek VPU開發應用導向的手機、XR及車用產品參考設計。 3. 撰寫技術文件。 4. 協助客戶將AI及電腦視覺演算法移植至MediaTek VPU。 5. 領導並協調團隊順利完成專案。

1. CPU system design and performance analysis 2. System bus architecture and integration 3. IP and system verification 4. Debug Architecture related IP design and integration

We are seeking skilled engineers for designing high-performance Virtualization and Interconnect Architecture and developing RTL for both Automotive and High-Performance Computing. Roles: 1. Develop, assess, and refine RTL to achieve performance, power, area, and timing goals. 2. Develop micro-architecture by exploring early high-level macro architectures, researching micro-architecture, and defining detailed specifications. 3. Coordinate co-design efforts between architecture, software, and hardware teams to achieve functional realization. 4. Develop and implement interconnect methodologies, such as simulation, emulation, implementation, and efficiency improvement.

1. 平台電源管理系統架構設計與規格定義, 包含功耗/溫度/性能等系統分析. 2. 系統應用詳細電源需求與控制架構之分析與優化 3. 電源管理芯片規格制定與新技術之開發.

1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip