轉職熱搜工作

• Lead the DV effort of a high-end CPU project. • Manage, coach and guide DV engineers. Follow up status and keep up the schedule. • Architect and implement top-module testbenches and their components using UVM-based methods. • Lead the effort of building in-house BFMs to facilitate co-sim based module level verification. • Architect and implement formal verification based module level testbench. • Work with the design team to create testplans. Implement checkers/assertions/coverage check points. • Work with validation folks to improve design visibility

1. 智慧型手機系統記憶體與儲存: DRAM (LPDDR4, LPDDR5, LPDDR6...) / Storage (UFS, eMMC...)驗証 2. 系統驗証方法研究與開發 3. 規畫驗証計畫 (test plan, test case) 4. 自動化測試環境開發

We are looking for a highly experienced PISI Technical Leader to join our team. The ideal candidate will have extensive experience in Power Integrity and Signal Integrity, with a strong background in high-speed IO interface simulations and PDN analysis. As a PISI Technical Leader, you will guide customers through Signal Integrity and Power Integrity signoff, model and optimize system components, and collaborate with various teams to ensure optimal package, PCB, die, interposer, and substrate designs. 1. Guide customers to complete Signal Integrity and Power Integrity signoff. 2. Model and optimize vias, connectors, sockets, breakouts, and various system components using commercial tools. 3. Perform system-level signal integrity simulation in high-speed IOs such as PCIe, SerDes 4. Architect and simulate power delivery systems, including multiple dies, substrate, interposer, PCBs, and on-die PDN models. 5. Collaborate with multiple teams, including layout, design, and customers, to optimize package, PCB, die, interposer, and substrate designs.

1. PCB疊構與阻抗設計. 2. Signal Integrity與Power Integrity的模擬與分析. 3. Layout 的rule制定與審核. 4. 訊號量測的審核與除錯. 5. 流程自動化改進與in-house utilities開發. 6. TDR/VNA量測.

【工作內容】 1. 承接客戶委託設計專案開發與相關設計 2. 負責機構零件設計及繪製 3. 測試報告撰寫, 數據分析 4. 轉量產前與工廠相關協調事務

1. 海內外轉投資公司管理制度設計(投資前評估.交涉締約.投資後管理) 2. 投資前評估與投資架構規劃，必要的財務模型設計 3. 投資後的事業經營績效管理制度設計 4. 與CEO,COO,CFO等經管階層的報告機制與管理報表設計 5. 營運稽核與轉投資事業之溝通與協同運作機制設計 6. 成本會計制度與集團費用分攤機制設計

• SoC FPGA/ASIC 驗證和驅動程式開發 • 在Windows和UEFI平台上進行SoC SDK平台開發 • 在ARM平台上進行Windows系統分析和性能改進

資深後端軟體工程師 我們正在尋找多位資深後端工程師，負責伺服器開發、資料處理流程設計與系統架構優化，並注重交付品質與效能。 此職位將參與公司核心營運系統的建置與演進。 您的開發成果將直接服務大量真實使用者，並支撐高頻且穩定的營運需求，是一個充滿挑戰與成就感的工作機會。 您將參與 : 1. 餐飲集團核心系統開發，對營運具有直接影響力。 2. 面對高併發與高可用性的系統設計挑戰。 3. 功能上線後即有大量真實使用者使用。 4. 與 AI 技術結合，打造智慧化餐飲服務。 5. 公司提供 AI 工具（如 Copilot，gpt 類得 Gemini 等）協助開發。 6. 配合產品設計單位與專案 PM 派發作業。 7. 協助實際產業運作轉數據化諮詢角色。 技術能力 Backend Development 熟悉 Node.js 熟悉 NestJS 框架（佳） 能設計並開發 RESTful API、gRPC Server/Client 熟悉 服務架構與模組化設計 Data Processing / 資料處理能力 具備資料處理與資料流程設計經驗： 批次資料處理（Batch Processing） 非同步資料處理（Async Processing） 大量資料寫入與資料落地處理（Bulk Insert） 系統間資料同步流程設計 能設計穩定可靠的資料處理流程。 (佳)Queue / 非同步系統 Redis Queue / BullMQ RabbitMQ Database 熟悉關聯式資料庫（RDBMS），例如： PostgreSQL MySQL MariaDB 具備以下能力： Schema 設計 Index 設計 Query Optimization Transaction / Lock 機制 系統設計能力 能設計可擴展的服務架構 能拆分服務模組並建立清晰邊界 能設計高可用的資料處理流程 高併發與穩定性 （佳)具備以下實作經驗或概念： 高併發系統設計。 Queue-based system。 Retry / Idempotency 機制。 錯誤追蹤與系統可靠度設計。

工作內容: 1. x86 PC/mini DT相關產品之主機板硬體線路研發設計。 2. 專案Layout placement/Trace Routing 規劃。 3. 專案計劃執行/debug/確保訊號品質及可靠度。 4. 研究新技術、新電子材料之應用。