轉職熱搜工作

1. 國小、國中、高中各學科個別指導。 2. 協助處理教務、招生相關工作。 3. 協助教室長處裡行政相關工作。 4. 協助補習班舉辦課程相關活動。 5. 依學生上課時間排班。 6. 提供職前訓練, 歡迎有熱忱、有活力的您加入我們的行列!

王品集團 誠徵【工程設計部-工程預決算人員】 工作內容： 1.負責集團項目新店&改裝店裝飾、機電、空調決算審核工作。 2.負責集團項目小改造決算審核工作。 3.負責建立集團預決算資料庫及更新。 4.協助工程相關小組標前估算、訪價、議價與審核。 5.熟練掌握圖面、標單和工程數量核算。 6.工程事務與勞務之審查、協調及檢討。 7.廠商物料詢價，熟悉計價規則，善長工料分析。 8.工程成本預算編列，具備預算及成本控管能力。 9.能獨立作業並協助投標預算製作，原則性強。

📍 地點：新北市新店區中興路三段175號1樓（近捷運大坪林站） 🕘 工作時間：日班 📅 休假制度：週休二日 🖌 你的工作內容 ✔ 打造客戶夢想家，協助業主規劃居家空間 🏡 ✔ 空間坪效最大化，滿足個性化設計需求 🎨 ✔ 材料、家具、窗簾選配，統整室內風格 ✔ 繪製施工圖、配置機電消防，確保安全與便利 🚗 交通補助，通勤無負擔！ 🍽 尾牙、春酒、下午茶、員工聚餐，團隊氛圍超讚！ 📈 定期調薪，跟著公司一起成長！

上下班免打卡！免加班！自由排休！不限休假！ 專注剪髮/ 其他洗燙染都不用 ！ 開工紅包🧧過年紅包🧧 論件計酬每顆5.5～6抽面試詳談💰 誠徵想做長期穩定工作優質設計師加入我們🤝 歡迎Line預約面試 ID：kkes60631 謝謝😊

1. 系統櫃組裝 2. 依照圖面設計施工安裝。 3. 無經驗可；但公司培訓不易，需具備吃苦耐勞的精神.願意學一技之長者，無誠勿試。 4. 具備系統傢俱組裝、木工裝潢經驗者優先錄取。 5.依照案場地點調整。 6.初期訓練地點在桃園大園，訓練結束後依案場安排調整工作地點。 7.升遷透明，達標者可提供內部創業管道，月收入挑戰10萬以上！

工作項目： 負責Serdes PHY與PCIe/SATA PHY的開發與維護工作。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。