轉職熱搜工作

1.協助新機新規格修改及設計 2.機台新舊檔案BOM及資料整理 3.新產品應用設計開發 4.主管交辦事項 - 1. Design new machines and modify existed machines. 2. Edit machine BOM and correcponding documents. 3. Handle tasks assigned by superiors.

1. Work on 7nm~3nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1. 從事實體設計化，設計方法開發及簽核工作 2. 執行布局，時序規劃，擺置及繞線，確保時序收斂及實體驗證。 3. 需參與團隊, 合作完成專案。 4. 須具備程式技巧以完成工作。 5. 使用到的工具有: ICC2, Innovus, Formality/LEC, PrimeTime, Calibre 等等。

1.負責 ASIC Memory IP Driver 軟體開發與 IC驗證環境 2.熟悉軟/韌體、優化、IC驗證 及 除錯 等工作項目 3.執行 IC bring up 與韌體系統整合的工作

對於DFT晶片測試有興趣者，特別是 Automotive low DPPM DFT 以及 RISC-V DFT 領域， 負責開發與實行DFT流程，以降低測試成本、提高產品品質為目的 As a member of DFT engineering team, the candidate will develop methodologies and implement DFT for pre/post-silicon DFT flow and contribute to Automotive/RISC-V product test quality. Work with senior engineers across disciplines (DE, IMP, PE, TE) to meet low cost and high quality testing

1. Processor core, cache and peripheral verification 2. Verification flow and methodology 3. Advanced tool and verification technology survey

1. 架構和數位電路設計 2. RTL實做和驗證 3. SoC chip整合和RTL到gate level實現, 包含timing分析跟量產測試 4. 設計方法和整合流程改善

Wi-Fi架構和數位電路設計 整個晶片的時鐘、測試和重置規劃 低功耗數位設計 從RTL到閘級的SoC晶片整合，包括時序收斂和可測試性 設計方法和整合流程改進

1.Digital design (RTL design, Synthesis, integration, verification) 2.SoC Chip design, integration 3.Familiar with VLSI design flow is a plus