轉職熱搜工作

1. 執行電力系統、電氣設備維修、預保及改善…等儀電工作。 2. 遵守作業安全規定，落實工作環境區域維護及5S管理。 3. 修護工作日誌填寫及提升設備維修妥善率。 專長： 1. 電力系統、電氣設備故障排除。 2. PLC控制系統及電路檢修及增設。 * 正式開始輪班後，每月另加輪班津貼及夜點費約4,000元。 【輪班方式】20天一循環 早：08-16、中：16-24、夜：24-08 早早早早早休休 夜夜中中中休休 夜夜夜中中休

主要工作項目： 1.需備手排車汽車駕照、會開普通小型手排車，兩人一組開車(公司提供)至指定地點工作。 2.協助工程師做監視器系統測試、配線、施工等技術工作。 3.協助工程師完成監視設備線路故障判定檢修排除，管理維護保養。 4.清理、維護並測試常用的工具、儀器。 5.工作之報表及施工照片整理作業。 6.具監控、弱電工程經驗尤佳，無經驗想學一技之長亦可。 薪資與獎金幅度依工作經驗能力、配合度與積極度做調整。

負責現場系統操作維修，以及預防性定期保養等工作。 初級電氣技術人員擇1證照 a. 專科以上之電機(電子)(自動化工程)科系畢業 b. 高中職具備認證之電氣相關技術證照 上班時段:依實際工作需求安排

工作地點:國道3號基隆至埔頂 工作內容如下: 1.安裝、維修給水與排水系統。 2.安裝、維修電線管路與用電設備。 3.安裝、維修及配置照明設備。 4.填寫報表及主管交派事項。

水電及其他工程繪圖人員 1.進行實地勘查，並記錄施工地點的各項特徵與細節。 2.繪製、修改工程設計圖、施工圖或竣工圖。 3.檢視工程設計圖、施工圖及相關資料，進行必要修正，以符合設計概念。 4.協助主管進行估算報價及廠商詢價。 5.編列工程報價單，並負責文件資料的歸檔與整理。 電腦繪圖人員 1.進行圖片、相片的修整、加工及美化工作。 2.設計、繪製平面或電子廣告圖稿與文案圖稿。 3.設計產品包裝的整體視覺效果。 4.處理3D繪圖的建模與上色工作。 5.提供美工繪圖設計方面的諮詢服務。

工作項目： 1. 委測廠 NPI導入及工程分析管理。 2. 測試開發工程支援管理。 3. 部門人員管理及跨部門（含測試廠）溝通協調。 應徵條件： 1. 碩士以上; 電子、電機、電信、電控、資工、資科等相關科系畢業為主。 2. 具測試工程七年工作經驗。 3. 具測試廠客戶 CP/FT工程管理主管經驗尤佳。

駿響有限公司專注於影音多媒體、視訊會議、燈光音響及弱電系統整合工程，歡迎對工程技術有興趣、願意學習一技之長的夥伴加入。 ▍工作特色 ⭐ 週休二日 ⭐ 完整教育訓練制度 ⭐ 接觸大型影音及弱電工程專案 ⭐ 學習專業技術，一技在身 ⭐ 能力提升後可晉升影音系統工程師 ▍工作內容 •影音、燈光及視訊系統設備安裝、測試與維護。 •系統配線、設備架設及現場施工管理。 •協助系統規劃、圖面繪製與工程文件整理。 •現場勘查、故障排除及技術支援。 •配合專案進度執行施工及驗收作業。 ▍應徵條件 ✔ 熟悉音響、燈光、視訊或弱電系統尤佳。 ✔ 具 AutoCAD 繪圖能力者佳。 ✔ 具備基本電機、電子或網路概念。 ✔ 可配合外勤及工地現場作業 ✔ 具汽車駕照者佳 ▍加分條件 ✔具舞台燈光、專業音響或視訊工程經驗。 ✔具活動中心、演藝廳、會議室、多媒體系統施工經驗。 ✔具相關證照（室內配線、乙丙級技術士等）者優先。

工作項目： 1. 負責安防系統(門禁/監視/車辨等)整體解決方案之專案規劃、架構設計、平台建置與功能整合 2. 根據各場域需求，協助系統選型與新興技術導入建議，確保系統的可擴展性和相容性​ 3. 系統運維與優化，協調各項資源，監督日常運營，確保KPI達成率 4. 規劃安防系統數據分析、評估潛在安全威脅 5. 結合數位轉型與應用，AI辨識模型與平台串接（如AI、IoT、車牌辨識、生物辨識）​ 6. 法規/標準研究，資通合規要求 7. 撰寫技術標準文件SOP 應徵條件： 1. 碩士以上電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主 2. 熟悉 操作Office、AutoCAD、Visio等繪圖與規劃工具​ 3. 熟悉 Windows / Linux操作，VM/Storage虛擬化平台操作經驗​ 4. 具3年以上下列經驗者為佳： • 熟悉安防系統、弱電建置或大型IT系統設計經驗 ​• 熟悉門禁、監視系統（CCTV/NVR/VMS）、車牌辨識（LPR） ​• 熟悉AI影像分析，具平台整合或IoT專案實務經驗 ​• 基本資安意識與風險處理能力​ • 基本專案管理、規劃能力，良好技術文件撰寫能力​ 相關經驗者為佳。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。