轉職熱搜工作

我們正在尋找一位同時精通 AI 與晶片設計的專家，能夠將人工智慧技術應用於晶片設計流程，提升生產力與產品品質。此職位需要具備 IC 設計知識，以及機器學習／生成式 AI 的專業能力，能夠主動發掘並定義創新機會，設計可行且穩定的解決方案，並優化設計流程。若您對晶片設計流程優化及數位 IC 設計有相關經驗，將會是加分項目。 我們歡迎對跨領域創新充滿熱情、喜歡處理複雜資料並挖掘洞見、勇於挑戰的工程師或資料科學家加入我們的小型多元團隊。您將透過快速迭代，為 MediaTek 的晶片設計流程提供最合適的 AI 解決方案。 軟實力方面，您需具備主動積極的態度、持續學習與適應新知的能力、優秀的溝通技巧，以及跨部門協作的能力。硬實力方面，您需擁有扎實的程式設計能力，並具備足夠的 IC 設計與 AI 技術知識。

1) 設計與建置 IT 客服 AI 支援方案 (如：服務品質監控、智慧助理)。 2) 應用 IaC (基礎設施即程式碼) 原則，管理終端設備及用戶問題排除。 3) 分析全球 IT 客服營運數據，優化服務流程及使用者體驗。 4) 持續研究與導入新技術趨勢並提出改善建議 (如：無密碼驗證、WoA、AI PC)。 1) Design and implement AI-driven IT Helpdesk support solutions (Quality Assurance, Helpdesk Assistant) to enhance service quality. 2) Apply IaC (Infrastructure as Code) principles to manage OA endpoints, issue resolution and user requests. 3) Analyze Global Service Desk operations and leverage data to optimize support processes and user experience. 4) Continuously research and adopt new workplace tech. and trends, proposing improvements. (e.g., Passwordless, WoA, AI PC)

職責要求 1.負責電控部門管理，包含人員管理、工作分配、技術指導及專案進度控管。 2.規劃自動化控制系統架構，涵蓋 PLC、工業電腦（IPC）及 PC-Based Control 等控制系統應用。 3.主導控制盤、電機控制及變頻器系統設計，並審核相關設計文件與控制邏輯。 4.統籌電控程式開發，包含 PLC、HMI、SCADA、PC-Based 控制程式及設備整合。 5.協調機構、軟體及組裝團隊，解決專案技術問題，確保設備順利導入與運轉。 6.建立電控設計規範與技術標準，持續提升團隊技術能力及開發品質。 7.負責重大專案技術規劃與跨部門整合，提供技術支援及人才培育。 8.配合專案需求，提供設備安裝、測試及技術支援。 任職資格 1.具 5年以上自動化控制或電控相關工作經驗，並具團隊管理或專案帶領經驗。 2.熟悉 PLC、工業電腦（IPC）或 PC-Based Control 自動化控制系統。 3.具備控制盤、電機控制及變頻器應用實務經驗。 4.熟悉 HMI、SCADA 或其他工業控制介面規劃。 5.具備跨部門溝通協調、技術整合及問題分析能力。 【加分條件】 •熟悉 ABB 變頻器應用。 •熟悉 C#、.NET、TwinCAT、Codesys 或其他 PC-Based Control 平台。 •具工業通訊（EtherCAT、Modbus、Profinet 等）整合經驗。 •具機器視覺、運動控制或自動化設備整合經驗。 •曾帶領電控團隊或建立技術標準。

職責要求 1.負責機構設計部門管理，包含人員工作分配、進度管理、技術指導及設計品質控管。 2.主導自動化設備機構設計規劃，依客戶需求進行方案評估、結構規劃及開發導入。 3.審核機構設計圖面與工程文件，確保設計合理性、加工可行性及設備穩定性。 4.統籌設備開發專案執行，協調機構、電控、組裝及相關單位，確保專案進度與品質。 5.負責設計改善與技術優化，包含機構問題分析、試機驗證及設備效能提升。 6.建立機構設計流程與技術標準，提升團隊設計效率及工程品質。 7.培育機構設計團隊能力，協助工程師技術提升與經驗傳承。 8.配合客戶需求及專案安排，提供現場技術支援與設備安裝調整。 任職資格 1.具 5年以上自動化設備機構設計經驗，並具團隊管理或專案帶領經驗。 2.熟悉自動化設備機構設計流程，具備從需求評估、設計開發至試機驗證之完整經驗。 3.熟悉 SolidWorks、AutoCAD 等機械設計工具。 4.具備機構設計、零組件選型、加工製程及設備組裝相關實務經驗。 5.具備問題分析與改善能力，能有效協調跨部門合作。 6.具良好的領導能力、溝通協調能力及專案管理觀念。 7.能進行設備安裝與技術支援。 【加分條件】 •具客製化自動化設備設計經驗。 •熟悉機械手臂、治具、精密機構或智慧製造設備應用。 •具機構標準化、模組化設計或設計流程改善經驗。 •曾帶領機構設計團隊或擔任設計主管職務。

加入駿維，你將從皮帶輸送設備零件圖面繪製開始，逐步熟悉產品、工程流程及專案執行，透過完整培訓逐步參與各類應用現場專案，累積從設計到施工的實務經驗。 【初期工作內容】 1. 負責皮帶輸送設備零件圖面繪製。 2. 使用 SolidWorks 建立3D零件、組立模型及2D工程圖尺寸標註、公差設定及圖面版本管理。 3. 建立與維護產品BOM、零件資料及相關設計文件。 4. 快速回應生產或銷售部門的圖面需求，提供相關檔案。 5. 處理主管交辦之其他相關事項。 【熟悉工作後，你將有機會參與】 1. 與製造、品保、採購及加工單位協作，協助圖面檢討及製程改善。 2. 協助治具、夾具及機構零件設計，並完成圖面繪製。 3. 依皮帶輸送機設計參數，設計皮帶輸送設備零件規格。 4. 負責客戶端現場改善專案，執行現場量測、3D建檔、改善規劃、製造圖及安裝圖繪製。 5. 支援主管交辦事項與跨部門專案，執行主管交辦事項，並持續優化圖面及設計流程。 本職位是公司重要的技術支援角色，能夠獲得豐富的設計、製程及工程等相關知識，具有良好的發展前景。 歡迎有志於從事工程技術支援工作的人才加入我們的團隊，期待您的申請！

職責要求 1.負責高鐵月台門（Platform Screen Door, PSD）機電設備之品質管理與現場巡檢。 2.執行設備安裝、施工品質查驗，確認符合施工圖說、規範及相關標準。 3.監督施工品質，追蹤缺失改善及矯正措施，確保工程品質符合要求。 4.配合設備測試（Testing & Commissioning）、功能驗證及驗收作業。 5.審查施工文件、品管紀錄、檢驗報告及相關工程文件。 6.與業主、監造單位、施工團隊及協力廠商進行工程協調與溝通。 7.協助工程進度、品質及安全管理，並完成主管交辦事項。 任職資格 1.專科以上，電機、電子、自動控制、機械、機電等相關科系。 2.具 2年以上機電工程、軌道工程、公共工程或設備安裝相關經驗。 3.具施工品質管理、設備測試或工程監造經驗尤佳。 4.熟悉AutoCAD及Office文書作業。 5.具備良好的溝通協調能力及問題分析能力。 6.能配合工程現場作業及必要時加班。 【加分條件】 1.曾參與高鐵、捷運、鐵路、機場等大型公共工程。 2.熟悉月台門（PSD）、號誌、電力、弱電或自動控制系統。 3.具備公共工程品質證照（機電）、職業安全衛生相關證照尤佳。 4.具機電系統測試（T&C）經驗者優先錄用。

Senior Mechanical System Design Engineer / Lead 想參與半導體與智慧工廠自動化設備的規劃設計嗎？ 正笙科技專注於半導體、自動化設備及智慧工廠整合，誠摯邀請具備設備規劃與機械設計經驗的您加入，共同打造客戶最佳的自動化解決方案。 ________________________________________ 工作內容 •與客戶進行需求訪談及技術方案討論 •規劃自動化設備、輸送系統及整體機械方案 •使用 SolidWorks 完成設備3D設計及組立 •繪製加工圖、組立圖及建立BOM •評估設備成本並協助技術報價 •與電控、軟體及製造團隊協同完成專案 •協助設備試車、改善及設計優化 •-（主管職）帶領機械設計團隊，建立設計標準與技術傳承 ________________________________________ 我們希望您具備 •機械相關科系畢業 •5年以上自動化設備或機械設計經驗 •熟悉 SolidWorks、AutoCAD •具獨立規劃、設計及解決問題能力 •具客戶技術簡報或方案提案經驗尤佳 •具半導體、自動化設備或智慧工廠經驗者優先 ________________________________________ 加入正笙科技，您將有機會 •參與半導體及科技產業大型自動化專案 •從需求規劃到設備建置，全程參與專案執行 •發揮技術專長，打造高效自動化解決方案 •與優秀團隊共同成長，成為公司技術核心

1.使用 Autodesk Inventor 2014 進行機械繪圖、3D建模與產品設計 2.負責吹袋機模具及相關機械零組件之設計、研發與專案開發 3.進行工程圖面製作、整理與設計變更管理 ＜若具備 Solidworks、Autodesk Inventor其他版本或Autodesk 3D/2D 其他繪圖經驗，願意學習Autodesk Inventor2014 亦可＞

職責要求 RTL Coding Required • Expert-level SystemVerilog / Verilog HDL for synthesizable RTL精通 SystemVerilog/Verilog HDL，能夠寫出可綜合的 RTL 程式碼 • Deep understanding of clocking, reset strategies, and clock domain crossing (CDC) 深入理解時脈、重設策略和時脈域交叉 (CDC) • Proficient in finite-state machine (FSM) design and pipeline microarchitecture精通有限狀態機 (FSM) 設計與管線微架構 • Low-power design techniques: clock gating, power gating, multi-Vt, retention flops低功耗設計技術：時脈門控、電源閘控、多閾值電壓 (Vt)、保持觸發器 • Experience coding to timing closure constraints and meeting PPA targets具備根據時序收斂限制進行編碼並達到 PPA 目標的經驗 Microarchitecture Required • Ability to own microarchitecture spec from concept to sign-off能夠獨立完成從概念到最終定稿的微架構規範 • Strong grasp of on-chip interconnects: AXI4, AHB-Lite, APB, TileLink, CHI/ACE精通片上互連：AXI4、AHB-Lite、APB、TileLink、CHI/ACE • Cache coherency, memory subsystem, and NoC design experience具備快取一致性、記憶體子系統和片上網路 (NoC) 設計經驗 • Skilled in defining and documenting microarchitecture specification documents能夠定義和編寫微架構規範文檔 • Ability to drive design partitioning and IP integration at SoC level能夠在 SoC 層級推動設計劃分和 IP 集成 Functional Verification Required • Familiarity with UVM / OVM testbench methodology熟悉 UVM/OVM 測試平台方法 • Ability to write self-checking RTL testbenches能夠撰寫自我檢測測試RTL 測試平台 • Coverage-driven verification planning and closure覆蓋率驅動的驗證規劃與收尾 • Experience with formal property verification (JasperGold, VCFormal) 具備形式化屬性驗證經驗（JasperGold、VCFormal） Design Sign-off Required • Static timing analysis (STA) review and ECO coordination靜態時序分析 (STA) 審查和工程變更協調 • CDC / RDC lint and equivalence checking (Conformal, Spyglass) CDC/RDC 程式碼檢查和等效性檢查（Conformal、Spyglass） • DFT-aware design: scan insertion, BIST, JTAG / boundary scan考慮可設計性的設計：掃描插入、BIST、JTAG/邊界掃描 • Familiarity with PD handoff flow and P&R feedback loops熟悉 PD 交接流程和佈局佈線回饋迴路 Technical Leadership Required • Lead a team of 4–10 RTL designers across one or more IP blocks領導一個由 4-10 位 RTL 設計師組成的團隊，負責一個或多個 IP 模組 • Define and enforce RTL coding guidelines and review standards制定並執行 RTL 編碼規範和審查標準 • Mentor mid-level and junior engineers; conduct technical career development指導中級及初級工程師；進行技術職涯發展規劃 • Drive design schedule, milestone tracking, and risk identification推動設計進度、里程碑追蹤和風險識別 • Interface with DV, DFT, PD, and software teams — own design integration與設計驗證 (DV)、測試驗證 (DFT)、產品開發 (PD) 和軟體團隊對接—負責設計集成 • Represent RTL design in architecture reviews and cross-functional meetings代表 RTL 設計參與架構評審與跨職能會議 任職資格 • B.Sc in Electrical / Electronic Engineering or Computer Engineering; M.Sc preferred • 3 or more successful ASIC tapeouts in a lead or senior contributor role • Excellent written and verbal communication — able to author clear micro-arch specs • Comfortable driving cross-team technical decisions under schedule pressure • Strong debugging mindset: able to root-cause simulation failures and silicon bugs

• 負責產線運作與生產管理（排程／交期／產量） • 主導製程改善與品質提升，提升效率並落實成本控管 • 設定並追蹤績效指標，確保年度目標達成 • 跨部門協作（生管／品保／設備），快速解決現場問題 • 帶領團隊（訓練／考核／績效），強化整體戰力 人才條件 • 產線管理經驗，並曾創造具體績效或改善成果 • 跨部門溝通與問題解決能力 • 團隊管理與績效要求能力、對結果負責 • 熟製程或機械設備尤佳（具改善專案經驗加分）