轉職熱搜工作
您正在找廣告設計的工作,共計31071筆職缺在等你,馬上去應徵吧!
-
-
電源管理IC設計工程師_新竹
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗MTK電源管理部門設計設計電源管理IC及電源管理單元以滿足各式各樣智慧手機, IOT, 車用, 以及ASIC的需求. 職缺包含: 1. DC-DC 轉換器 2. 線性電壓調節器 3. 切換電壓調節器展開 -
系統單晶片實體設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. Work on 3~7nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution展開 -
無線通訊 IC 設計驗證工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗無線通訊設計驗證 包含 Test plan 規劃, Bench, VIP 建立, test case 撰寫, 完成coverage等相關驗証工作展開 -
電腦輔助設計暨軟體工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 6~7年工作經驗1) 開發針對本公司類比晶片設計所使用的EDA工具或CAD設計流程,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題 4) 研究與探求最佳的類比設計流程(前後段)展開 -
數位視訊解碼器IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘聯發科技以先進多媒體技術聞名,數位視訊解碼更為多媒體技術中之重要一環,如果您對Multi-format Video decoder架構設計 / RTL implementation / 整合驗證有興趣,聯發科技誠摯邀請您,與全球最頂尖的菁英一同合作,彼此激盪最新的創意與解法,共同挑戰每一個不可能。展開 -
電源管理晶片數位IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 3~4年工作經驗1. 電源管理晶片架構與系統設計(手機/車用) 2. 低功耗設計技術開發 3. 混合訊號數位 IP 設計: voltage regulator, ADC, system clocking and start-up, TOP infra/bus, peripheral designs 4. 電源管理晶片整合: front-end and back-end integration展開 -
無線通訊系統數位IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹縣竹北市 工作經歷不拘1. 參與無線通訊系統(如 WiFi or Modem baseband)之數位電路設計、開發及驗證 2. 負責數位通訊模組設計、RTL coding、模擬、整合、除錯、功能驗證及效能優化 3. 與系統、演算法、實體設計等跨部門團隊合作,確保整體設計達成規格、效能與時程目標 4. 參與設計問題分析與除錯,持續優化功耗、效能與面積(PPA)展開 -
<Data center>HBM 記憶體數位IC設計工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. Develop and implement DRAM controller/PHY solutions for data-center applications. Validate functionality, improve design to optimize performance, power, latency and efficiency. 2. Memory controller/PHY Integration: Design and integration memory system.展開 -
<Data center>數位IC設計工程師_台北 (SOC BE)
面議(經常性薪資達4萬元或以上) 台北市內湖區 2~3年工作經驗1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC,例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作,針對 PPA(Performance, Power, Area)進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗,提供不同的職級展開
