轉職熱搜工作

1. 負責本校自然科相關課程的教學規劃與執行，培養學生學科核心能力。 2. 設計生物科或化學科實驗，帶領學生進行操作並解釋相關科學原理。 3. 指導學生專題研究及科展參與，促進學生思考與科學探究能力。 4. 擔任導師角色，關注學生學習與生活，提供學習與心理輔導支持。 5. 整合資訊科技入教學，使用數位工具提升教學效率與學生參與度。 6. 辦理學科相關的校內外活動，增進學生對自然科學的興趣與認知。 7. 協助行政事務，如會議參與、文件撰寫以及本校教育政策推動。 8. 配合學校安排之臨時交辦事項，靈活應對各類教學與行政需求。

工作內容：1. 依據工程要求，選擇線路的種類、材質。 2. 安裝架設電信、電力、有線電視、固網等電線、電纜，並調整校正。 3. 豎立電桿，施作高架電線電纜的佈線和接續工程。 4. 在地下管道中，施作電線電纜的佈線及接續工程。 5. 拉引、架設、端接各樓層的分路線路。 6. 配電盤的設計及安裝。 7. 安裝高架電線電纜的絕緣裝置。 8. 地下電纜的防水、絕緣保護處理。 9. 線路的定期檢查、維護，並排除異常故障。

工作內容：1. 依據工程要求，選擇線路的種類、材質。 2. 安裝架設電信、電力、有線電視、固網等電線、電纜，並調整校正。 3. 豎立電桿，施作高架電線電纜的佈線和接續工程。 4. 在地下管道中，施作電線電纜的佈線及接續工程。 5. 拉引、架設、端接各樓層的分路線路。 6. 配電盤的設計及安裝。 7. 安裝高架電線電纜的絕緣裝置。 8. 地下電纜的防水、絕緣保護處理。 9. 線路的定期檢查、維護，並排除異常故障。

1.自動化設備機構設計開發，具獨立設計開發能力。 2.機台驗證測試與修改。 3.圖面繪製及相關技術文件產出。 4.配合團隊產品優化與技術支援。

我們是一家專注於半導體製造領域的專業公司，以精密機械加工為核心，致力於提供高品質的零組件產品與服務，服務對象包括國內外的半導體產業領導者。 工作內容： 1. 設置和操作CNC走心車銑複合自動車床機器，依據圖面或樣品尺寸進行精密加工。 2. 編寫、編輯與優化CNC車床程式，確保符合生產需求及圖面規格，本公司使用 CAM 軟體（如 Esprit）撰寫與修改走心式自動車床程式。 3. 設置和操作CNC走刀自動車床機器，依據圖面或樣品尺寸進行精密加工。 4.編寫、編輯與優化CNC車床程式，確保符合生產需求及圖面規格，本公司使用 CAM 軟體（如 Mastercam）撰寫與修改走刀式自動車床程式。 5. 監控車削加工過程，隨時調整參數以達成最高準確度和生產效率。 6. 執行產品量測與品質檢驗，確保製作的零件完全符合客戶需求與規範。 7. 管理與維護機械設備，進行故障診斷及基本維修作業，確保機台運行正常。 8. 掌握並記錄生產數據與加工參數，協助製程優化與改進。 9. 對刀具進行維護、採購及管理，確保工具的高效性能。 10. 視生產需求進行必要的彈性配合加班（約1-2小時），能長時間站立並投入作業。 11. 完成主管交辦事務 我們正在尋找熱衷於機械加工並充滿責任感的專業人才，歡迎加入我們的團隊，成為我們助力半導體製造產業不可或缺的一環！

1.廣告活動規劃、協調及促銷宣傳、商圈市場調查 2.店舖行政工作管理與帳務處理 3.接受顧客詢問或主動提供諮商建議給顧客 4.向顧客說明產品的性質、特徵、品質與價格

職責要求 •Reference generation: bandgap, bias circuits, reference voltages/currents; high-accuracy, low-noise design techniques. •Low offset / low-noise voltage regulators (LDO) and stability/compensation networks; PSRR and transient response optimization. •Voltage and power monitoring circuits: droop detection, voltage detectors, PowerGood and POR generation, analog sensing, and housekeeping blocks. •Power-management components, linear and/or switching-adjacent blocks, charge pumps, as applicable to the SoC/PHY environment. •Design/support ADC/DAC blocks and associated analog support circuits (sampling, references, amplifiers/comparators, clocking). •Voltage and temperature sensor design and characterization. Bandgap and PTAT-based temperature sensing; process corner detection circuits. Sensor readout, digitization, and calibration techniques. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Meet quality and reliability requirements (e.g., EM/IR, aging/overstress); contribute to robust design methodology and sign-off checklists. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

職責要求 •Design TX/RX, analog front-end, serializers/deserializers, high-speed level shifters, predrivers/drivers, and termination/impedance calibration blocks. •Equalization: Feed-Forward Equalization (FFE), DFE, CTLE and related adaptation/control loops. •Clocking support for links (e.g., CDR interactions, low-jitter clock generation/distribution as needed by PHY). •SI analysis and creation/validation of IBIS/IBIS-AMI models; channel characterization (insertion loss, return loss, crosstalk) and eye diagram margin assessment. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Support interface integration and sign-off: PPA optimization, reliability checks (e.g., EM/IR, aging/overstress), and timing closure collaboration. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

1.幫助師父處理外場安裝所需材料及工具準備工作; 2.跟隨師父學習專業的技能，並且處理廚具安裝最基礎的工作; 3.內場廚具組裝學習

🎉 數學世界的小小偵探集合啦！ 🌟 你的教學舞台： 1. 規劃、設計有趣的數學課程，讓學生愛上數字與邏輯！ 2. 採用多元教學方法，針對不同程度的學生給予量身訂做的輔導！ 3. 批改作業、檢討測驗，追蹤學生學習狀況並提供進步建議！ 4. 與學生、家長保持良好溝通，共同打造優異的學習環境！ 5.未滿班（四班）需協助補習班的行政事務！ 🎯 上課時，你就是啟發學生數學潛能的火花！如果你對教育充滿熱忱，願意成為孩子們成長路上的明燈，那我們需要你！❤️ 準備好改變學生們的數學人生了嗎？✨