轉職熱搜工作

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點：台南科學園區 應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等 protocol 。 5. 具4年以上 IC 驗證相關經驗。 6. 有 VIP 開發經驗者尤佳。

1. Summary Realtek Semiconductor Corp., located in the Hsinchu Science-based Industrial Park, Taiwan‘s 〝Silicon Valley〝, established in 1987. Realtek‘s efforts to provide the ultimate in pioneering IC technology — along with its firm commitment to creating unique and innovative designs for a broad range of high-tech applications — have won the company a worldwide reputation and made possible a favorable and consistent growth rate in the years since its establishment. In line with the Realtek culture of 〝Self-confidence and trust in people〝, we believe that we can achieve our best, and trust our colleagues can also do the same. Working and learning in Realtek, we openly share knowledge and experience with one another to inspire innovation and pursue growth of the company, as well the individuals. Talent is the important capital of Realtek. Welcome to Join Realtek Family! 2. Essential Job Functions ‧Locate in Southern part of Germany (Frankfurt to Stuttgart, or Stuttgart to Munich) ‧Provide pre-sales and post-sales support. ‧Understand customer requirements, and deliver technical presentations, reports, documents and technology demonstrations. ‧Support customer product development and design. ‧Support customer issue analysis and resolve. ‧On-site support for debug or certification test. ‧Cross-functional collaboration with Realtek internal resources. 3. Education, Skills, Abilities, And Experience Required ‧M.S. or B.S. in Engineering or equivalent. ‧3 to 5 years of progressive professional technical experience in IC design or related areas, direct experience in IC design house FAE is preferred. ‧Strong analytical and problem solving skills. ‧Strong written/verbal communication and negotiation skills. ‧Being proactive and willing to take initiatives. ‧Ability to work independently to achieve goals. ‧Ability to understand and explain technical issues and solutions to technical and non-technical personnel. ‧Native German skill. ‧Medium or higher English skill. ‧Familiar with Ethernet protocols will be a plus. ‧Familiar with Automotive ecosystem will be a plus. ‧Basic or higher Chinese skill will be a plus. ‧Experience of Linux system will be a plus. 4. Industry Automotive Ethernet, Semiconductor 5. Employment Type Full-time 6. Job Functions Engineering, Business Development

工作項目： 1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 2. CPU function validation and testing software development 3. CPU post-silicon issue analysis, debug & resolving 應徵條件： 1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。 2. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。 3. 熟悉以下經驗者： (a) CPU 之系統程式或工具開發。 (b) CPU/OS之 debug 及問題分析。 (c) CPU post-silicon issue analysis, debug & resolving。 (d) 具備 Verilog RTL 及相關工具軟體開發經驗。 4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl

工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow.

職務說明： 1. Create formal verification test plan. 2. Develop formal verification environment. 3. Run formal verification and regression, debug failures and analyze coverage. 4. Support other members in deploying formal verification. 5. Survey new formal applications and develop related workflow. 6. Enhance and maintain formal verification workflow. 徵才條件： A. Key qualifications : 1. Master‘s or above in Electrical Engineering, Computer Science. 2. Familiar with standard verification concepts and workflow. 3. Familiar with SystemVerilog and Verilog. 4. Familiar with scripting languages (Perl, Python, etc.). 5. Good communication skills. B. Preferred qualifications : 1. Familiar with SystemVerilog Assertion (SVA). 2. Familiar with formal verification methodology. 3. Familiar with formal tools (JasperGold, VCFormal). 4. Practical experience in formal verification, able to apply strategies to resolve issues during the verification process. 5. Familiar with bus protocol concept (AMBA). 6. Familiar with UVM methodology.

工作內容： 開發生醫感測器及周邊類比電路 徵才條件： 1. 碩士以上，具低雜訊低功耗類比電路設計經驗 2. 有SDM電路經驗尤佳

※ 年度獎金原則為2個月，九成同仁2個月以上。 ※ 月薪依學、經歷與能力調加。 1. 負責馬達核心製程（如：定子繞線、轉子組裝、注膠、配線、膠合磁鐵）之參數標定與優化。 2. 運用 DOE (Design of Experiments) 進行製程參數實驗，找出影響馬達性能（如：扭力變異、溫升、PDIV耐壓等）之關鍵因素。 3. 主導 PFMEA (製程失效模式與效應分析) 與 Control Plan (管制計劃) 的撰寫與定期修訂，確保預防機制落實於產線。 4. 自主進行生產治工具、檢具、防呆（Poka-yoke）機構之設計與評估（CAD/SolidWorks）。 5. 針對瓶頸工序提出自動化或半自動化改善方案，以降低人力依賴並提升加工精度。 6. 主導ECN及優化作業指導書（SOP）。

❏ 關於我們｜聯聖集團 (擁有 30 年實戰底蘊的企業智庫) 聯聖集團長期致力於為台灣中小企業培訓內部人才，服務客群涵蓋傳產、零售、科技、食品等多元產業，遍及全台。接下來，集團將以同心圓概念向外佈局，事業體包含： 聯聖企管： 實體商管課程與企業內訓 職人學堂： 線上學習平台 眾邦群聯： 海外跨境電商平台 ❏ 你的角色：不再只是「協助」，而是部門營運的重要推手 我們不找單純的指令執行者，而是在尋找有志成為未來「企業培訓規劃專家」的事業夥伴。你將從營運與客服起步，逐步掌握商業經營的脈絡 ❏ 工作內容：專案營運與行政統籌 1. 負責統籌會議行程、精準製作會議記錄並主動追蹤專案進度，確保部門營運順暢高效。 2. 視覺企劃與數位應用： 3. 運用 Canva 與 PPT，主導課程推薦簡報的邏輯架構與排版美編，展現具備商業質感的敘事力。 4. 顧問式電話客服 (Inside Sales)： 負責接聽與主動撥打電話，洞察客戶需求、維護客情，並提供初步的課程諮詢，從實戰中累積溝通與銷售經驗。 5. 數據分析與優化： 負責每日訂單分析與客情資料整理，善用 Excel 從數據中發現營運優化的契機。 ❏ 投資你的競爭力｜教育訓練與成長資源 CEO 級別視野： 每月第 3 個週日（07:30-16:30）安排北區 CEO 高階管理課程作為重點培訓，與企業高層同頻學習（參訓者另享排休 1 天）。 無上限學習資源： 免費參與集團多元企業課程與講座。 系統化學習： 涵蓋營運管理、顧問式銷售技巧及參與內部流程優化。 ❏ 實戰修煉｜關於教學現場與排班 教育培訓產業的黃金時間多在平日晚間與假日，我們非常重視事前溝通與合理安排。期望你能從值班的現場支援中，認識不同產業的客戶輪廓，培養敏銳的商業嗅覺。 平日晚間值班： 每月 2~4 次（18:00-22:00 或支援 18:00-19:00 時段）。 假日出差值班： 每月 1 次（07:30-16:30）。 回饋機制： 每次值班皆可選擇「值班津貼」或「補休」。 ★ 「如果你正尋找一個能讓你跳脫瑣碎庶務、邁向經營管理視野的平台，這裡就是你職涯轉型的最佳選擇！」

我們是專注於不動產經營及開發的公司，致力於為客戶提供專業且全面的不動產解決方案。我們的主要客群包括住宅買賣者、商業地產業主與投資者，並以提升不動產價值與專業影像服務為核心。 工作內容： 1. 根據專案需求進行影片前期規劃，包含腳本設計、分鏡繪製、影片企劃與創意提案。 2. 負責不動產相關影片的拍攝與後製剪輯，包括影像調色、特效製作、音頻處理與字幕設計。 3. 動畫製作與特效的整合運用，例如房屋展示動畫、區域環境模擬等創意視覺內容。 4. 編輯與整合影片素材，確保成果符合品牌形象與客戶需求。 5. 熟練操作影片後製相關軟體，例如Adobe Premiere Pro、After Effects、Final Cut Pro等。 6. 管理並維護影像素材資料庫，定期更新不動產影片檔案。 7. 廣告影片格式轉檔與效能測試，支援多平台影片發布需求。 8. 合作團隊成員進行專案討論與修改，確保影片成品準時交付並達到品質標準。 歡迎對影片剪輯充滿熱忱的您加入我們的創意團隊，共同為不動產開發提供創新且專業的影像服務！立即投遞履歷，期待您的加入！