轉職熱搜工作
您正在找的工作,共計264403筆職缺在等你,馬上去應徵吧!
-
【8月新開店!!】黑毛屋 高雄夢時代店-正職儲備幹部『起薪36.5K』
月薪 36500元 高雄市左營區 工作經歷不拘【品 牌】 『黑毛屋』––讓大人小孩都幸福,暖心也暖胃的鍋物專門店 主打以平實親切的價位,品嚐「日本和牛」與「西班牙 Bellota 伊比利豬」兩大珍稀美味。堅持提供健康、安心的美味鍋物,將菜單分為輕量、標準、大盛,並有多種加價升級服務,讓點餐更彈...展開 -
資深社群運營PM_知名遊戲公司 (3010402)
面議(經常性薪資達4萬元或以上) 40000元 新北市中和區 工作經歷不拘職責要求 ◆規劃 Discord、FB社團、巴哈、X、Threads 等社群經營策略 ◆追蹤台港澳二遊輿論與競品動態 ◆規劃角色生日、CP話題、劇情討論等社群事件 ◆建立核心玩家、KOC、同人創作者名單 ◆發掘並維護繪師、Coser、VTuber、實...展開 -
工程部經副理_知名飯店 (3010404)
面議(經常性薪資達4萬元或以上) 40000元 台北市南港區 工作經歷不拘1.熟悉飯店各項工程(機電、弱電監控、給污排水、空調照明、消防設備)等相關系統操作及專案規劃建議。 2.督導工程部值班人員工作分配、排班與專業培訓,建立專業團隊。 3.管理設施預防性維護計畫,推動節能及資源優化。 4.檢查與執行各項安全、消防法規,配...展開 -
會計人員(副組長)_某知名公司 (3009077)
面議(經常性薪資達4萬元或以上) 40000元 台北市中山區 10~11年工作經驗職責要求 1.協助本中心會計管理業務。 2.執行並落實中心政策。 3.帶領團隊執行會計相關業務(如:預/決算、總帳、帳務等)。 4.獨立完成編製財務報表(預/決算)及差異分析說明。 5.編製專案營運分析、專案成本結算與專案成本分析報表。 6.配合會計...展開 -
【早班0930-1500】時薪最高$280 ! 老乾杯 桃園台茂店-外場計時社員 #下班下課兼職最佳選擇
時薪 200~280元 桃園市蘆竹區 工作經歷不拘迎加入我們的Line帳號:@403zhwdr (乾杯_維他命應援團),詢問關於任何職缺的問題! 『老乾杯』––「專屬於成熟大人的,頂級日澳和牛燒肉殿堂」 老乾杯創立於西元 2005 年,為全台首間澳洲和牛專門店 西元 201...展開 5日回覆 -
【早班0830-1400】時薪最高$280 老乾杯 桃園台茂店-內場計時社員 #你的用心客人感受的到
時薪 200~280元 桃園市蘆竹區 工作經歷不拘歡迎加入我們的Line帳號:@403zhwdr (乾杯_維他命應援團),詢問關於任何職缺的問題! 『老乾杯』––「專屬於成熟大人的,頂級日澳和牛燒肉殿堂」 老乾杯創立於西元 2005 年,為全台首間澳洲和牛專門店 西元 20...展開 5日回覆 -
【中班1100-2100】時薪最高$280 老乾杯 桃園台茂店-內場計時社員 #你的用心客人感受的到
時薪 200~280元 桃園市蘆竹區 工作經歷不拘歡迎加入我們的Line帳號:@403zhwdr (乾杯_維他命應援團),詢問關於任何職缺的問題! 『老乾杯』––「專屬於成熟大人的,頂級日澳和牛燒肉殿堂」 老乾杯創立於西元 2005 年,為全台首間澳洲和牛專門店 西元 20...展開 5日回覆 -
資深品牌行銷PM_知名遊戲公司 (3010401)
面議(經常性薪資達4萬元或以上) 40000元 新北市中和區 工作經歷不拘職責要求 1.制定角色行銷策略 2.KOL與創作者合作規劃 3.二創活動規劃 4.PV、角色短片、迷因內容企劃 5.線上線下整合宣傳 6.品宣素材規劃與監修 7.分析競品爆款案例 任職資格 1. 具備二遊上市及發行經驗 ◆ 二遊上市 ◆卡池推廣 ...展開 -
(ASIC / SoC) RTL Design Engineer / Senior Engineer_IC設計公司 (3010399)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘RTL coding - Required • Proficient in SystemVerilog and Verilog HDL for synthesizable RTL精通 SystemVerilog 和 Verilog HDL,能夠寫出可...展開 -
(ASIC / SoC)Senior RTL Design Lead_IC設計公司 (3010400)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘職責要求 RTL Coding Required • Expert-level SystemVerilog / Verilog HDL for synthesizable RTL精通 SystemVerilog/Verilog HDL,能夠寫出可綜合...展開
