轉職熱搜工作

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟C、Assembly，對DSP及audio/video processing相關領域有興趣者。 b. 具網路embedded system相關概念。 c. 熟網路基本概念。 d. 對AD/DA, FPGA硬體設計有興趣者。 e. 對車用電子產品或系統設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 b. 熟類比電路設計、信號處理相關領域或有興趣者。 c. 熟ADC、PLL相關領域或有興趣者。 d. 對高速傳輸介面 (SerDes, PCIe, USB, PAM4) 電路設計有興趣者。 e. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 修習過數位信號處理、數位通信系統相關課程。 b. 熟悉計算機架構或對SoC設計有興趣者。 c. 對電路設計、製程整合、元件有興趣者。 d. 熟悉HDL設計或有興趣者。 e. 對聯網多媒體相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 修習過音訊處理或數位設計相關課程。 b. 熟悉計算機架構或對SoC設計有興趣者。 c. 對電路設計、製程整合、元件有興趣者。 d. 熟悉HDL設計或有興趣者。 e. 對電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 修習過影像或數位設計等相關課程。 b. 熟悉計算機架構或對SoC設計有興趣者。 c. 對電路設計、製程整合、元件有興趣者。 d. 熟悉HDL設計或有興趣者。 e. 對多媒體或電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟悉 Linux工作環境以及 TCL/Perl/Shell/Python script b. 熟悉 Digital IC Design Flow (Front-end or Physical Design/APR), 例如 Synthesis, DFT, STA, Simulation等

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 修習過數位信號處理、數位通信系統相關課程。 b. 熟悉計算機架構或對SoC設計有興趣者。 c. 對電路設計、製程整合、元件有興趣者。 d. 熟悉HDL設計或有興趣者。 e. 對車用電子相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟悉 C語言或VB. b. 熟悉 Office, OrCAD c. 對RF測試、測試程式開發及維護有興趣者。 d. 對Probe card, Load board電路設計、產品良率的改善有興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2026年7月至8月進行專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl