轉職熱搜工作
您正在找美編設計的工作,共計30860筆職缺在等你,馬上去應徵吧!
-
射頻晶片設計工程師(新竹)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. FR1/FR2/FR3射頻收發機設計 2. 低雜訊放大器, 混頻器, 訊號源產生器, 放大器鏈, 功率放大器設計 3. 低功耗射頻電路設計 4. 射頻設計方法及整合流程優化展開 -
_5G射頻系統設計與應用工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. 進行射頻系統性能驗證工作,確保測試結果符合測試規範需求。 2. 與演算法部門合作開發與射頻相關的技術。 3. 使用DPD與ET技術改善PA的線性度與效率。展開 -
系統單晶片實體設計工程師_ChuPei
面議(經常性薪資達4萬元或以上) 40000元 新竹縣竹北市 2~3年工作經驗1. Work on 2~4nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution展開 -
<Data center>SerDes資深韌體設計驗證工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 2~3年工作經驗1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位和演算法設計團隊合作. 2. 負責實現 SerDes 韌體設計, 以驗證連線效能和實現量產測試 3. 負責建立自動測試和資料分析, 以測試SerDes的晶片特性和分析失效晶片展開 -
NPU IC 驗證及低功耗設計工程師 (Celine)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. 規劃NPU量產測試程式 2. 測試及驗證IC功能、性能以及功耗的分析改進 3. 分析測試資料及測試相關問題,並分析良率問題並改善 4. AVS low power 的設計展開 -
無線 RFIC 類比電路設計工程師 (PLL/XO)
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. 無線 RFIC 類比電路設計. 2. 頻率合成器, 鎖相迴路, 壓控振盪器, 晶體振盪器, 除頻器 設計. -
資深前端產品設計工程師_連接器大廠 (3010160)
面議(經常性薪資達4萬元或以上) 40000元 桃園市桃園區 工作經歷不拘• 客戶規格溝通與方案定義 與客戶直接溝通產品規格與應用需求,理解系統架構與使用情境,提出最合適且可量產的技術解決方案。 • 早期概念設計參與與即時回饋 於客戶概念設計初期即介入,快速提供設計建議與技術可行性回饋,協助客戶降低後續設計變更風險。 • DFM 溝通與設計核准推進 與後端設計團隊及工廠密切合作,審核 DFM 報告,對客戶清楚說明設計與製造考量,並取得設計核准。 • 驗證與測試報告整合說明 審查 FAI、EVT 等測試與驗證報告,整合 AQP 與後端工程師意見,向客戶說明測試結果與設計狀態。 • 樣品品質與設計問題協調 與客戶共同檢視樣品品質與設計問題,彙整重點並回饋給工廠,確保問題被正確理解與有效改善。 • 新技術展示與客戶技術支援 向客戶展示新技術、設計準則與應用方向,並提供持續的技術溝通與支援,強化客戶信任與合作關係。展開 -
水電施工圖主管
月薪 45000元 高雄市鳥松區 工作經歷不拘1.精通AutoCAD軟體進行機電繪圖;熟悉BIM技術尤佳。 2. 專精水、電、監控系統工程設計及施工圖製作。 3. 現場勘查,繪製設備安裝圖及施工圖,同時管理設計技術文檔,優化工程細節。 4.工作地點:高雄展開 -
CPU電路電性管理工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. 參與CPU IP電路設計弱點之檢視與審查。 2. 開發 CPU IP 電路穩定度之測試項目,以排查/篩選出電路弱點。 3. 制定 CPU 電源完整性與電源量產品質方法展開 -
<Data Center>High-Speed Digital IC Design & Integration Engineer
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 工作經歷不拘1. High Speed digital design implementation 2. Integration from RTL to gate level, including flow QC, timing closure and issue analysis & solving 3. Signoff on design with mixed-signal interface 4. Design methodology and integration flow improvement展開
