轉職熱搜工作

1. 負責建立並完善軟體工程相關系統及自動化機制 2. 負責優化軟體組態管理系統 3. 負責優化版本發佈自動化系統 4. 負責優化 Linux 建置環境 5. 負責 Debuggint system 建置與開發

1. AI 處理器系統架構/微架構設計 2. AI 處理器系統 BUS 與 memory, power/clock/reset 控制電路及其周邊相關電路設計 3. 車用安全性相關設計

1. ARM CPU subsystem platform design & integration 2. CPU post-silicon issue resolving

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. 開發高速介面IP與子系統, 包含PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等 2. 開發Security, Fusa 等功能於PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等IP系統

1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位, 演算法設計團隊和系統應用團隊合作. 2. 負責實現測試腳本或設計測試韌體, 以驗證SerDes 類比IP和物理層效能. 3. 負責建立自動化測試程式和資料分析, 以測試SerDes 類比IP和物理層效能的特性和失效分析

1. 旗艦智慧型手機晶片整合 2. 車用系統晶片整合 3. 晶片整合流程與自動化程式設計 4. Timing收斂與分析 5. SoC Floorplan架構設計 6. SoC Clock架構設計

1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗，提供不同的職級