轉職熱搜工作
您正在找半導體工程師的工作,共計2131筆職缺在等你,馬上去應徵吧!
-
-
封裝技術副理/經理
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 8~9年工作經驗• 新產品導入量產 (IC 封裝部分) • 良率持續改善 • 解決製程異常, 工程問題 • 技術開發與製程改善 -
-
客戶品質工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. 主導解決客戶生產品質異常 2. 客戶端品質問題溝通協調與不良分析 (FA/8D report) 3. 推動廠內品質流程改善展開 -
營運管理工程師/副理
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. 數據智能分析能力:與業務單位/銷售部門共識的預測數量/營收/毛利率預測 2. AOP/LTP參與 3. 業績模擬(Financial Planning Council) 4. 業績預測版本變化並分析關鍵因素 5. 業務風險/高庫存警示 6. 市場/競爭對手情報:提供觀察報告並從上自下的市場視角進行交叉分析(整合第三方市場報告) 7. 第三方市場報告分析 8. 透過業務提供的數據進行下自上分析以檢視手機市場SOM 9. 競爭產品對比分析 10. 運營管理: - Forecast判斷 - 產銷會議(晶圓投片,DOI/DOS) - 產品階層管理及庫存滯銷處理 - PCN (Product Change Notice) & EOL管理 - 出貨交期系統管理展開 -
封裝技術可靠性資深工程師/技術副理
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 8~9年工作經驗1. 新產品風險評估及擬定封裝顆粒&板級可靠度驗證計畫 2. 驗證失效品之電性及物性分析 3. 客戶新產品可靠度問題諮詢 4. 新封裝供應商稽核及認證 5. 封裝供應商品質及可靠度管理 (品質異常事件處理, 變更管理, 例行性稽核, 評比等) 6. 新產品及技術導入品質及可靠度管理 7. 封裝供應商品質改善專案展開 -
DFT/MBIST engineer for advanced process node & package technology
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip展開 -
Sales Engineer(業務專員)
面議(經常性薪資達4萬元或以上) 40000元 新北市三重區 工作經歷不拘工作內容 1. 負責台灣北區客戶的維運與開發,聚焦醫療、工業自動化、半導體及機器人等應用領域。 2. 以馬達產品為核心,延伸至驅動模組整合與系統應用,依據客戶需求規劃最適化的馬達、減速機與控制組合,並提供整體解決方案與技術建議。 3. 跨部門協調應用工程/FAE 團隊,執行技術討論、規格確認與商務談判,確保專案時程順利推進並成功導入量產。 4. 追蹤專案進度與財務績效,定期彙整銷售預測、市場分析及競品動態報告。 5. 參與國內外展會與產業研討會,拓展新客戶、通路與策略合作夥伴。展開 -
CPU電源/功耗管理工程師
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 4~5年工作經驗1. CPU功耗分析 (設計 vs. 量測), 確保CPU功耗體質 2. CPU最大電流分析 (設計 vs. 量測), 驗證過電流保護機制確保系統穩定性 3. PMIC+PDN+CPU 功耗效率優化 1. CPU power pre-silicon vs. post-silicon correlation. Ensure CPU power quality 2. CPU max. current pre-silicon vs. post-silicon correlation. Validate max. current protection technique for system stability 3. PMIC+PDN+CPU power efficient optimization展開 -
封裝技術經理
面議(經常性薪資達4萬元或以上) 40000元 新竹市東區 8~9年工作經驗Develop advanced package technologies for MediaTek‘s HPC business展開
